论文研究-多种多进制LDPC码译码算法及其硬件实现比较 .pdf

所需积分/C币:50 2019-08-19 21:03:12 1.19MB .PDF
72
收藏 收藏
举报

多种多进制LDPC码译码算法及其硬件实现比较,蔡琛,黄勤,本文主要针对多进制LDPC码译码算法及其硬件实现,对此领域的背景知识和国内外研究现状进行了概述。文中首先对国内外多进制LDPC码的�
山国武技记文在 校验节点 变量节点 码 图 码的译码模型 图中是 码译码中码和码的基本樸型。译码就是置信信息通过边在变 量节点与校验节点之间迭代的过程。首先,信道接收到的信息传递给变量节点,每个变量节 点向与之相连的每个校验节点发送更新信息,这就是译码模型的工作。每个校验节点 通过计算向与之相连的变量节点发送更新信息,这是译泽码模型的工作。整个译码过程 从开始,不断的亘复,直到所有校殓方程都满足后详码完成,或者达到最大迭代次数后 详码停止。 多进制码的译码围绕着变量节点和校验节点的运算展丌,其中,校验节点计算决 定了译码的复杂度,边的数量决定了变量节点和校验节点的运算次数。按照不同的规则,多 进制码的译码算法主要可以分为三类:置信传播类算法、大数逻辑译码类算法和基于 广义进制表示类算法 下面对这三类算法作简要的介绍 置信传播 类算法 该类算法基于符号置信度向量运算,性能好但复杂度高,典型的算法有 、频域 和 算法等。 是译码性能最好的多进制 译码算法,但其译码计算和存储复杂度也最大。 个校验节点的单次运算为两个长的置信度向量做卷积,故需消耗次计算。为了降低 的译码复杂度 等硏究者通过在校验节点运算中引入傅里叶变换提出了一种 频域的 将校验节点单次运算的复杂度降为 ,但依旧难以硬件实现。不仅 如此,频域 并不能减少存储复杂度,与 样都需要消耗大量的存储资源,约 为 则仅考虑长度为的置信度向量中置信度最高的个符号,将校验节点单次运 算的计算复杂度降低至 ,存储复杂度降低d 类似,仅部分计算式略有不同。当 时 和 虽然显著地降低了译码复杂度,但也会导致译码性能的急剧恶化。 大数逻辑译码 类算法 该类算法由大数逻辑运算改进而来,简单但性能较差,典型的算法有基于硬可靠性信息 的迭代大数逻辑 算法、基于软叮靠性信息的 迭代大数逻辑 算法和改进软可靠性信息的迭代大数逻 山国武技记文在 算法。 基于大数逻辑算法中正交校验和的概念简化检验节点的计算,并依据大数逻辑信 息累计相应变量节点的可靠性。因此,其校验节点计算十分简单快速,单次运算的复杂度仅 为,但存储复杂度仍较高,约为 在此基础上, 引入了信道的软信息以获得更好的译码性能, 算法则进一步优化了大数逻辑信息的岽计方式,使其只有史好的数值稳定性以提 升译码性能。 然而, 类算法译码性能损失非常严重,尤其对于低列重的 码,与 相比性能下降可能达到,甚至更多。这是因为在一次迭代过程中一个校验节点仅能向其 相连的变量节点提供一个符号的可靠性信息,当列重较小时,变量节点仅与少量校验节点相 连,变量节点很难获得足够的可靠性信息,最终导致译码性能的迅速劣化。 基于广义二进制表示 类算法 该类算法基于一般线性群 性能好但复杂度较高且译码器结构亦有 些复杂。年 博上注意到由一般线性群导出的多进制 能够用于 译码。但是,他认为该类算法并不能带来复尕度的降低,结合算法其复杂度与频域 相等。年等研究者发现依扼围长最大准则对进行筛选和优化,并利用混合 并行译码算法进行反复迭代,只需要利用其部分行就能够实现对某些多进制码的髙性 能译码。这样 算法的计算复杂度和存储复杂度就分别下降至 的 ,其中 。但是,大多数实际系统依旧无法承受这样的计算和存储复杂度。 多进制 码译码器研究现状 由前述分析可知,目前在资源和性能之间均衡的最好的是置信传播类译码算法,因此人 多数多进制码译码器硬件设计的研究都是围绕这类算法展开的。下面对这类算法中最 典型的 算法和算法做简要介绍,然后介绍围绕这两个算法进行的译码器硬件设 计的研究现状。 算法 进制 码的译码算法可以应用于多进制 码,相当于它的每一个变量 节点又连接着多个小节点,如图所示。 校验节点 变量节点 比特仨息 图多进制 码变量节点 如图所小,在多进制 码的 图中校验节点,变量节点以及边上传递的信 息都是定义在上 为了兼容二进制,变量节点会连接许多小节点,这些小节点每一 个代表着比特信息。正是由于多进制码的结构特点,使得多进制 码相比于 山国武技记文在 进制 码有更强的错误敏感性,如图所示。 999 999 比特信息 变量节点 校验节点 二进制 多进制 图多进制码的错误敏感性 图中,校验节点相连的变量节点都有两个发生了错误。对于二进制 码米说,校 验节点的校验运算是基于 的加法,当有两个比特发生错误时检验结果为;多进制 码的校验运算是基于 的加法,当两个变量节点上的两个比特发生错误时,变 量节点的值分别变为了“”和“”,所以校验的结果为“”。由此可见,多进制 码对 比特错误有更强的敏感性,更容易发现锆误并进行纠错 多进制 码的译码原理与二进制相类似,常用的也是基于 图的置信度信息 传播算法。与二进制不同的是在多进制译码算法中,传递的不再是比特的置信度信息而是多 进制符号的置信度信息。以定义在 上的多进制 码为例来说明,在译码的初始 化过程中,每一个定义在 上多进制符号的置信度都是由信道中个比特的置信度获 得。这样使得每个多进制符号都有种状态,从而参与迭代的数据量相比于二进制码大大 提高 多进制值的定义:考虑 调制并通过加性高斯白噪声 信道的情况, 接收到的码字由×个二进制符号组成,每个符号都独立地受到噪声的影响: ,其中= 是一个方差为σ的 信道对信号的影响, 代表 调制将比特 表示为符号“-”、将比特表示为符号“+ 算法的第一步是计算码字中每个符号的值。在假设所有号是等概 率出现的前提卜,第个符号的值为 其中是使 最大的 符号,即 注意到 并且对于所有的∈ ≥。因此当一个符号的增加 时,它的置信度降低了。这种的定义方式避免了每次节点更新计算后再对信息进行归 一化,也在考虑值的有限精度的情况卜减少了量化带来的影响。 能够被表示为 山国武技记文在 ∑ 通过式 可以写成 ∑ △ 其中△=④”,即若和符号相同则△ 否则为 是接收到的比特的值。 边信息的定义:和边相关的校验节点到变量节点和变量节点到校验节点 的信息分别衣示为 和 由于的度为,我们将与变量节点 相 关的两个或信息表示为 和 或 和 ,其中 和分别表示矩阵第列的两个非零元素的位置。相似的,和 相 关的个或信息表小为 或 ,其中表小 中第行第个非零元素的位置。 译码过程: 算法依据 二分图运行。从整体上看,这个算法和传统二 进制译码算法中使用的分层译码原则并无区别 整个译码过程迭代次,每次迭代过程中执行次更新以及×次更新。 在最后一次迭代过程中对每个符号进行一次判决,译出的符号表小为,判决出的码字表 示为。在处理器中进行的码字判决结束译码过程,然后译码器顺序地将输出,传 给整个通信链路的下一个模块。 整个算法的步骤可以描述为 初始化:生成内信息 并对 设置 译码迭代: 从到最大迭代次数 从第一个校验节点到最后一个校验节点 并行地检素和 相关的 信 执行处理过程以产生新的 对于每个和相连的变量节点 使用新的倍息和内信息米 更新信息。 最终判决:对于每个变量节点,使用 及内信息判决出 算法中的公式:分别使用 来表小和符号相关的内信 山国武技记文在 和的值。译码方程为: 第·步:计算:对于所有的∈ 第二步:找到 值的最小值 第三步:归一化 算法中的公式:由 算法可知一个度为的可以分 解成个(-),每个有两组输入信息和以及一组输出信息。 其中④为 域的加法。 算法中判决公式:判决 表示为 算法 算法是基于算法的,其最上要的特点就是将边信息的大小从全部可能的个 减为了值最小(即可能性最大)的 ≤个,而将其他符号都赋予·个默认的 值 让4表示第个符号在接收到的情况下的信息(也叫做内信息),2由组 组成,其中是域的一个元素,而λ是它对应的 值 1。这些 值渍足2≤2≤…≤4 且 在算法中,一个默认的值 +被赋予给 中不属于 λ_的符号,其中是使译码性能最优的一个正偏移值。 和信息的结构和内信息2的结构相同。输出的信息只包含个已排好序 的最小的值 及它们的符号 同样的 输出的信息只包含个已排好序的最小的值 及它们的号 以及默认的值 除了交换信息方面的近似外, 算法和 算法没有仟何不同,也就是说它也遵 循 式 多进制 码译码器硬件设计 年 等人发表文章,设计了一种基于算法的多进制码译码器 在这个设计中,他们采用了如下图所示的 结构来减少基本运算的次数, 从而减少基本运算单元的数量 山国武技记文在 size m sIze n sIze nm Backward Size n ze n Pl U P2 p P4 ps c h3,3 U. size nm p pa Up size "m d U size nm Ize n 图多进制码译码器的 结构 此外 对于 的基本运算单元,对应的运算为 十 -’他们采用了如下图的设计来提高运算效率 ↓p 012 SORTER ●●。●●● S[OT 图多进制码译码器的基杰运算单元结构 该运算单元具体工作流程如下: 初始化:将第一列中的数装入 输出:将从 中取出 测试:查看对应的符号是否已存在于输出向量中,如果在的话则舍弃掉这 个值,否则将它放入中当前第一个空位。 更新:将输出的在中原位置右側的元素取出,根据置信度大小插入到 的合适位置。 返回第步 该设计的吞吐量及性能分别如下图所示 山国武技记文在 1200 n=64 GF(64) n=32 24 nn=16 16 200 n=12 55060.650.70750.80.8509095 1.05 Threshold Value (dB) 10 10 Q -e EMS GF(G4)nm=16 10 BP GF(64) 母一BPGF(256) 10 EMS GF(256)nm=32 e- EMS GF(G4)nm=32 1.61.8 Eb/No(in db) 图基于算法的多进制码译码器吞叶量及性能 等人在算法的基础上提出了 算法,将校验节点的 计算进行了简化,如下图所示。 (1)(2) U(1) U(2) H 图 算法示意图 该算法将原算法中计算个结果简化为只计算 个结果,减少了单 山国武技记文在 元的运算量,对应的基本单元电路如下图所示。 U V) Tr(,) L() PBO ●●● PB3 A71 AL (j) demux mIn bLaind To vector E 0:(1, TF@ind=oor1,j可+1 14@1: (2.)Addresses ELSIF (@ind-2 &=1),J=2 ELSE i'=i+1 @2: ( of the bubbles 3:(,1 Wnte at aind 图 算法计算单元结构 该电路结构将原算法设计中基木运算单元中的 换成了一个四路比 较器,将第步插入排序变成了单步比较,在减少资源占用的同时还增加了译码器的吞吐 量 该设计的性能如下图所示,可以看出,经过简化后的设计在性能上并没有太大损失 母一EMs -bUbble Check, nb-6 -Bubble Check, n,= 5 +Bubble Check,no"4 Bubble Check, n,3 -A-Bubble Check,np=2/-. 0.4 0.5 08 1.2 15 18 Eb/No(dB 算法多进制 译码器性能 年,同样是 等人,设计了一种比较高效的排序电路,如下图所

...展开详情
试读 12P 论文研究-多种多进制LDPC码译码算法及其硬件实现比较 .pdf
立即下载 身份认证后 购VIP低至7折
一个资源只可评论一次,评论内容不能少于5个字
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
  • 至尊王者

关注 私信
上传资源赚钱or赚积分
最新推荐
论文研究-多种多进制LDPC码译码算法及其硬件实现比较 .pdf 50积分/C币 立即下载
1/12
论文研究-多种多进制LDPC码译码算法及其硬件实现比较 .pdf第1页
论文研究-多种多进制LDPC码译码算法及其硬件实现比较 .pdf第2页
论文研究-多种多进制LDPC码译码算法及其硬件实现比较 .pdf第3页

试读结束, 可继续读1页

50积分/C币 立即下载