论文研究-基于FPGA的无线扩频通信Rake接收机设计 .pdf

所需积分/C币:10 2019-08-27 20:35:28 264KB .PDF

基于FPGA的无线扩频通信Rake接收机设计,宋佩,汤良,Rake接收技术是一种基于扩频原理的抗多径衰落技术,被广泛应用于扩频通信系统中,也是第三代移动通信系统的关键技术之一,可以极��
山国科技论文在线 简化的接收机结构如图所示。发送端发出的信号经过条路径到达接收大线。其 中,路径的距离最短,即传输时延最小,然后依次为第二条眳径、第三条路径以第一 条路径为基准,第二条路径相对第一条路径的时延差为 ,第条路径的相对时延差 为△,△>△->…>>△= 1-积分一保持+△ 归叛 L解十“解秋分一+4 积分|一 积分保持至1△ 图简化的接收机结构 接收端经过解调后,送入个并行相关器。假设用户使用伪码,通过位同步,各 个相关器的本地码为 △ 经过解扩后送入积分器。每次积 分时间为,第支路在末尾进入电平保持电路,保持直到 +△ ,即等到最后个 相关器产生输出。这样个相关器在+△时刻,通过相加求和电路,再经过判决电路产 生数据输出。 接收机的 实现 随着半导体工艺的线宽向深亚微米的不断发展,器件的门数以指数规律成倍的增加。集 成电路的高速发展使得在一个芯片集成一个系统 成为可能 公司是全 球最人的制造商,其产品具有容量人、速度快等一系列优点,在科研开发中得到了) 泛的应用 接收机的设计主要由数据延迟线设计,相关器组改计,最大比合并尜设计,信道搜 索单元改计和接收机状态控制改计五部分组成。接收机的结构如图所小。 数据延迟线数据延迟线 接收相关器合并器 码延迟线 「接收相关器 合并器 收索相关器 合并器 掉制单元 图 接收机结构框图 山国科技论文在线 数据延迟线 在接收机中,接收信号需与本地恢复的多个扩频序列进行相关运算,以得到具有最 大信噪比的合并输岀。由于对本地序列的延迟等价于对接收信号的延迟,所以采用了对接收 信号进行延迟的方法,即数据延迟线。数据廷迟线设计采用两极嵌套的延迟线,第一级延迟 线用来提供信道估计器搜索窗需要的数据;第二级延迟线则根据定时误差估计值,选择幅度 最大样点送给信道估计器,同时提供更大范围的搜索空间。 相关器组 在接收机中,共用了四组复相关器,其中两组用于数据解调,另两组用于信道擭索。 相关的结果保存在相关后处理模块的存储单元中,在控訇电路的控制下,按信道并行输出给 合并单元,进行最大比合并。 最大比合并器 设计采用了三套独立的合并模块,移动台接入时,该合并器完成增强型接入信道的最大 比合并。合并器的主要组成部分是复数乘法器和累加器,此外还有控制逻辑。合并的结果是 复数,考虑到不同的信道被调制到不同的支路上,因而合并器应根据合并信道的类型选择相 应的实部或虚部输出。 信道搜索单元 完成工作窗内最强径的搜索,并动态切换接收径的位置。搜索相关器一次可完成工作窗 内×个相位的搜索,根据能量的强弱选出最强的两径作为接收径的位置。考虑到分集合 并时,要求参与合并的分量互不相关,因此选择时必须排除相干径的干扰,即相对时延小于 个码片的分量。在信道搜索单元中,同时还提取定时误差估计,来调整工作窗位置,使得 有效多径分量始终在接收机信道估计器的搜索窗内 接收机状态控制 采用分层的控制体系完成对接收杋状态的控制。其中总控状态机对上层指令进行译码, 得到控制命令,指示接收机状态转移。分层状态机则根据总控状态机的命令,实现各模块的 分层控制。接收机与交互的消息包括捕获控制命令、信道类型标识、辅助业务信道状态 和速率字、以及接收信号的强度和噪声功率等消息。 总结 在无线多径环境中扩频通信系统可以用接收机抗多径衰落大大提高系统的性能和 谷量。结果衣明,该方案可以有效地提高抗多径衰落能力,提晑通信质量。 山国科技论文在线 参考文献 郭梯云邬国扬李建东移动通信第三版西安西妄电子科技大学出版社 山耘徐文波张延信无线通信设计北京电子业出版社 赵元珍接收技术在超宽带系经中的应用两北水电 方翌炜方华京基于的直接序列扩频发射机的设计与实现微计算机信息 作者简介:宋佩(),男(汉),山东微山人,中国矿业人学信电学院硕士研究牛 主要研究方向为数字信号处理。

...展开详情
img

关注 私信 TA的资源

上传资源赚积分,得勋章
    最新推荐