论文研究-基于PMF-FFT的Link-11同步算法的FPGA实现 .pdf

所需积分/C币:50 2019-08-27 04:01:10 586KB .PDF
119
收藏 收藏
举报

基于PMF-FFT的Link-11同步算法的FPGA实现 ,俞卓骅,李绍胜,本文基于数据链Link-11系统已有关于同步部分的研究,根据Link-11实际应用中存在的频偏较大的信道环境,利用部分匹配滤波-快速傅里叶变
图武获记义在线 ∑ ++9 然后对个相关值进行点的快速傅里叶变换,得到下式 当 时,该幅度取最大值,所以当该式取得最大值的时候,就可以得到对 应点的频率估计误差。 根摭此时的值,我们就可以对应地求出对应的多普勒频率值 算法仿真分析 由 ++ 可知,数字匹配滤波器的归一化输 出为 当伪随机码周期为 数据信息速率为每秒,则伪码速率为 在上述参数下进行 仿真,得到的伪随机码成功同步时,数字匹配滤波器的归 化增益随着多普勒频偏的关系如图所示: 匹配漂器归一亿增 多普频移。Hr 图匹配滤波器的归一化增益与多普勒频偏的关系 从图可以看岀,如果接收到的信号存在比较大的多普勒频移时,匹配滤波器的输出相 关值会有很大的衰减,而采用部分匹配滤波器,比如将长为的匹配滤波器分为个长为 的部分匹配滤波器,那么得到的新的数字匹配滤波尜相关输出可以用下式表示 图武获记义在线 当接收信号中存在多普勒频栘的时候,通过算法可以进行频率偏差估计,然后冉 进行频率偏差的补偿,就将上面的表达式修正为 这样就得出了经过 算法后的输出的第点的归化频率响应如式()所示: 元 对于一个固定的多普勒频移,我们对个 函数值进行比较,可以 到系统的相关增益 针对式()进行 原理仿真,仿真参数设置如下:伪码的周期为 部分 匹配滤波器的段数为 为 时,是 ,每段匹配滤波器的长度 为,卜面给出此时 取得同步的时候,部分匹配滤波器的输出增益如图所示: 000 TODO 图米用 算法同步捕获模块的归一化增益 可以看岀,当接收信号存在较人的多普勒频偏的时候,同步捕获模块的归一化増益并没 有随着频偏増大而迅速减小,所以这样的匹配滤波器输出更有利于后面的判决模块对应峰值 信号进行判断。 最后我们对多个模块进行 联合仿真,仿真条件如下:假设输入信号的信噪比 为 ,中频载波为 ,所采用的噪声为高斯白噪声信号,数据的采样速率为 国武获记义在线 伪码采用码长为 的伪码序列,多普勒频率偏差为 ,观察 模块的相关 器输出如图所示。 Doppler Shift/Hz Code Phase Delay 图 算法捕获频率和相位的仿真结果 通过计算对应峰值点的多普勒偏移和相位偏移即横纵坐标,我们可以得到 算 法分析出的多普勒频移为,同步周期延迟为个吋钟周期,与我们在仿貞初始时设 定的同步延迟周期以及多普勒频移相一致,验证了 同步捕获算沄的正确性。 硬件实现 系统总体设计 跳频扩频系统釆用的是超外差的接收方式,根据前端的釆样速率 和信号 的中频频率为 ,可以得到采样后的数据需要进行下变频,其下变频频率为 整个系统设计的主要参数如下 米样的数据速率为 。伪码长度为 的点数为,匹配滤波器分段 数为每段长度为 其中同步头序列采用自相关性好的伪随机序列码。 整个系统的主要框图如图所示: 中频信号 A/D转换 正交解调 截断 部分 木地教波 本地伪码 载波NCo 码 NcO 门限判决 PLm← 添加 数据缓存 图 算法验证系统框图 国武获记义在线 匹配滤波器设计 为了能够实现节省资源的目的,这里采用的是折叠型的匹配滤波器的结构,这种算法可 以将前面的运算结果运用到后血的计算结果中,在运行较高速的系统中,可以达到节约资源 的目的。在实际的工程实现中,采用的是混合串并行的匹配滤波器的结构设计。 匹配滤波器的设计流程如图所示: 「[M位移位寄存器h 时钟 并行载入 ÷M M 本地码 串行输入 图匹配滤波器设计框图 其具体流程如下: 首先将码元时钟速率减少倍,然后将本地保存的随机伪随枳序列码进行串行输入, 然后并行地载入长度为的序列,每次对当前的个值与保存的伪随机序列码的个值 进行相关运算,将相关的结果进行累和运算。经过个时钟片期后,再从载入本地 码的下段个码字。 其各项参数如下所示: 每段长度,所以共分为 段,根据系统的输入时钟为 ,则移位的时 钟数据为 模块设计 模块采用 公司提供的核 来实现 的运算,这里主要对的核置进行一卜说明。 时钟运行速率为 ,因为要对数据进行连续处理,所以采用 的架构方式,输入数据位宽位,相位旋转因子也为位,设置为运算,并将输 出顺序设置为 即 的运算结果正序输出。其模块连接图如图所示: XN RE XK RE START AN INDEX UNLOAD XK INDEX NFFT RED NEFT WE BUSY FWD INY ECONE CALE- SCH SC/ALE SCH WE CPy CP LE SCLR OVFLO CLK 图 模块图 图武获记义在线 门限判决模块 该模块主要用于对于运算结果进行处理,并根据预设的门限进行检测,其实现原 理描述如下: 首先根据运算的结果进行码相位的计数以及最大值的搜索,当找到最大值的时候, 通过将该最大值与检测的门限相比较,如果最大值大于比较器的值,就输出捕获成功的标忐, 然后根据峰值处所对应的频率值,得到当前估计的频率值 其实现的状态机流程图如图所小: MAX VALUE SEARCH CODE PHASE CAL DOP LER SEND DATA 图门限判决模块 代码状态机示意图 硬件测试结果 在实验室现有的跳频通信平台上对上述算法在可编程逻辑控制器件 上进行验证, 该平台包括数字信号处理芯片以及芯片, 芯片采用的是公司的 系列芯片 芯片采用的是公司的 芯片,并采用 公司的 作为射频收发芯片,发射和接收的频率设置为 通过发送待 传输的数据给,然后通过天线口完成射频冋环,最后得到整个验证工程的逻辑资源消 耗情况如表所示 表 验证程 資源占用情况 逻辑资源占用 已使用 可 占百分比 寄存器 对 块存储器 通过表可以看出,其资源和资源占用比例仅有和,达到了节约使 用资源的目标。 图武获记义在线 假定发射信号的频率与接收信号的频率偏差为 算法模块输出信号的 时序示意图如图所示: 4 /prf_ estd 加 rf estjooreate out +/prf_cat capper_shift +/prf est mde hace /Jpmf_estin_success 图 算法输出时序图 如上图所示,实现的 算法在多普勒频偏为 以及码相位差为个码元 周期时,完成了伪随机序列码的同步。 同步率的测试表明同步脉冲绎过二分频后在示波器进行上测量为频率为 的方 波,说明原同步脉冲的周期为 周期为 符合 一帧的时隙长度为 。说明该同步算法的有效性 捕获时间为,相比于之前的串行的搜索同步算法减少了一半的捕获时间,同时可 以在得出冋步的码相位同时得到频率偏差的估计相位。利于后面提供的载波徧移模块对其进 行补偿。 结论 木文通过分析了 算法的相关理论,对算法的实现原理进行了 仿真, 并在仿真结果的基础上,在 公司的 心片上 上对该算法进行了硬件 实现,并通过实际硬件测试结果,验证了该算法在捕获时间以及估计频偏上的优势,其在 系统中的应用能够大大提升无线通信的冋步质量,满疋在髙动态环境下的通信指标 要求。 参考文献 樊昌信,张甫翎通信原理北京:国防工业出版社, 现代通信系统( 版) 比京:国防⊥业出版社, 孙斌基于 决速捕获算法的研究与实现哈尔滨:哈尔滨工些大学 黄烈超,张天骐,杜晓华,白娟基于 的高动态多进制护频信号的捕获算法 计算札应用研究 杨奎式,张丙杰 通信中匹配滤波器的设计现代电子技术,,

...展开详情
试读 8P 论文研究-基于PMF-FFT的Link-11同步算法的FPGA实现  .pdf
立即下载
限时抽奖 低至0.43元/次
身份认证后 购VIP低至7折
一个资源只可评论一次,评论内容不能少于5个字
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
  • 至尊王者

关注 私信
上传资源赚钱or赚积分
最新推荐
论文研究-基于PMF-FFT的Link-11同步算法的FPGA实现 .pdf 50积分/C币 立即下载
1/8
论文研究-基于PMF-FFT的Link-11同步算法的FPGA实现  .pdf第1页
论文研究-基于PMF-FFT的Link-11同步算法的FPGA实现  .pdf第2页

试读结束, 可继续读1页

50积分/C币 立即下载