论文研究-基于FPGA的FIR滤波器设计 .pdf

所需积分/C币:10 2019-08-16 13:14:09 507KB .PDF
收藏 收藏 1
举报

基于FPGA的FIR滤波器设计,王怀,周立鹏,本文设计一个有限冲击响应数字低通滤波器(FIR),使该滤波器能够滤除规定频率以上的信号,而该频率以下的信号不受影响,采用的是
国科技论文在线 如果滤波器的单位取样响应为实数,而且滤波器的单位取样响应满足以下 两个条件之 偶对称 称为第一类线性相位的幅度条件; 奇对称 称为第类线性相位的幅度条件 其对称中心在 处,则其相频特性一定是线性的。所谓线性相位特性是指滤波器 对不同频率的正弦泼所产生的相移和正弦波的频率成直线关系。 对于线性相位因果滤波器,其序列具有中心对称特性,即 ,对于偶对称,代入式()可得: y(n)= + 根据方程(),线性相位滤波器的直接型结构可以改为如图所示的结构。 x(n) 0 h(1) h(2 hN/21)y(n) 图线性相位滤波器结构 由图可以看出,线性相位滤波器的固有对称属性可以降低所需要的乘法器的数量, 它使得乘法器的数量降低了一半,而加法器的数量增加了一半,总的运算量减少 滤波器的优点有 ()即具有严格的线性相位,又具有任意的幅度 ()滤波器的单位抽样响应是有限长的,因此滤波器性能稳定; )只要经过一定的延迟时,任何非因果有限长序列,因而能用因果系统来实现; ()滤波器由于单位冲击响应是有限长的,因而可用快速傅立叶变换()算法 米实现过滤信号,可大大提高运算效率 滤波器设计实现 总体设计思路 基于抽取滤波器的工作原理,本文采用 实现了一个具有线性相位的阶 抽取滤波器,利用原理图和 共同完成源文件设计。 滤波器的设计指标 采样频率: 截止频率 类型:低通 输入数据宽度位 阶数:阶 系数数据宽度位 参数提取 使用 软件中 ⊥具箱中的 ,选择低通滤波器, 窗设计方法, 阶数为位,线性相位。设计出的符合设计指标 的线性相位阶数字低通滤波器的特征参数如下 国科技论文在线 用位十六进制补码表示为(扩人倍): 利用 仿真结果如图所示。 Normalized fr .4 图阶低通滤波器的嘔频和相频响应 信号的整体流程如佟所示。 信号 A/D FPGA D/A 模拟 发生器 转换器 FLEX1O 转换器 小波器 图信号流程图 根据数字系统输出与输入的关系,并根据模块化的设计思想,把系统分为六个樸块,包 括控制模块,数椐寄冇模玦,加法模玦,计数模块,数椐选择模块以及乘加模块。其核心部 分是控制模块,通过对控制模块编程,分别在相应的周期内实现读入,转换以及数据 的读出,再经数据寄存器来储存数据,经加法模块后来实现系数相冋的两个采样值相加,以 节省储存空间。加完后的采样值通过计数部分的地址选择信号与乘加部分随机储存器部分的 对应系数相乘后输凵,乘加模块里包括有反馈环节以实现与前面乘加的结果进行累加,待完 成次累加后,把数据送到输岀端并再送往转换器,这吋实现了扣数字信号转化成模 拟信号的工作。然后把输出接到示波器上,在输入端通过高频信号发生器输入一个模拟信号, 如果信号的最高频率小于滤波器的截止频率,则示波器上显示信号能顺利通过,反之若信号 的最高频率大于截止频率,则不能通过 编程时考虑到应用模块化的设计思想,对各个模块分别进行编译仿真调试,保正每个部 分的功能实现后进行综合,这样有利于实现程序的最优化设计,如果有哪一部分出了问题 可以单独进行修改仿真调试,避免了大规模设计中从头开始查找的繁琐问题。 各模块实现 控制模块实现 控制器是抽取滤波器的核心模块,有两个功能:一是接收输入数据,二是向其它模块发 国科技论文在线 送薮据和控制信号。它根据加法器、乘法器和累加器的吋序特性,有规律地向加法器发送抽 头数据,向乘法器发送系数,向累加器发送控制信号,让加法器、乘法器和累加器在每个时 钟周期都亢成指定的任务,从而实现流水线操作。控制器的功能用 语言描述,用寄 存器存放抽头和系数。控制器的符号图如图所示,其中: 控制模块的输入工作时钟 控制模块的输出时钟 是复位信号 是输入数据 输出数据 是控制乘法累加模块的清零信号 是控制移位寄存器的移位信号 控制模数转换器的读信号 控制输出数据的信号 CONTROL nD—式 G口二cL et> REE冒 EHSHEFT. ENⅡ了ET nRTP THE FN山P[幽血 RT月_oUT【6..]DnTn_DUT[6-- 图控制器符号图 数据移位模块的实现 数据移位模块的符号图如图所示,其中 是来自转换器的数据 是个输出数据,送往加法器; 是时钟信号,接控制器的 端。数据移位寄存器中共有个触发器,每来一个脉冲,数据依次往后移。 例如:当第一个脉冲到来时,把数据存放在 中;当第二个脉冲时,数据 移到 中,新进来的数据送给 中;当第三个脉冲时,数据移到 中,数据移到 中,新近来得数据送到 中 以后依次 类推 datang PUTOL 9.. a DuT己【9.-D nUTs【争 UTE【.. DTA置HE..必 DT幽置N『. DuT争.-1 T当[.-1 0UTs[彐. OUT1O【9..xo nIT11『 u■〓LF,·口 LIL二L oUT5【9.0】0UTL5[9 图数据移位模块的符号图 数据移位模块的具体功能的实现是用图形编辑来实现的,它的原理图如图7所示。 中国科花论文在线 Ai BFF LFM LF LAU DFF ·:::: IFNThFF LATUFF LMA凵FF LHSTUFH Au BFF LPM DFF PM JF m ou G. 图数据移位模块的原哩图 加法模块实现 木论文所设计的滤波器是具有线性相位的滤波器,满足偶对称条件: 利用加法模块来瑊少乘法运算的计算量,提髙运行速度、简化设计。加法模块的符号图如图 所示,其中: 是输入数据,来自数据移位模块 是输出数据,送往乘法累加单元。 d RDD工匚 pEN工【自.四 升D工N云【日.. f⑩囗工N【日 RDD工彐.- 口p工M4匚.了血日s[当 DINs【日..四 HDD工s匚彐.-囚 RD口[当-D了 ADD四[当 即D工N[日.. DD工M西E彐. DB置≯【当.- 月D了匚刍 角DD1【.-昭 升D工N争【. DD工M99.。] HDO02C5..∞nDD心a[9. D置N【当. RDD工如如自D日彐【当-D RDD彐[当晒彐 口工M【争·]自D囗[当..当 片口工M工2【争· 囗即IL玉【彐..哂工 口即工工了[彐,.】 即夏N【日.. R口工N工4[,,p 国置■⊥sL当 H凵且■星当L 图加法模块的符号图 加法模块的具体实现是用图形编辑来实现的,它的原理图如图所示。 国科技论文在线 ) D-wy LPM ADD SUB LM ADD SUE LFM ADD SUB a川 L「 M ADD SUB LM ADD SUE 1 河r1叫: 面啊,=繁c ad可:汇cct3.可“:旺a4】:P"亡a 图加法模块的原哩图 数据选择模块实现 根据计数器发送的的地址选择信号,依次输出 八个数据,往乘法累加单元, 与中的特征参数对应进行乘法累加。计数器的符号图如图所示。 口L【3,. p卫[,. ps『,.T n6【.. DE[.. nT【 图数据选择模块的符号图 其中, 地址选择信号 输入数据 是输出数据。 计数模块实现 计数模块按照控制器所产生的 (于计数器的相连)信号,向数据选择 模块和单元发送地址信号,取岀数据」参数,送往乘法累加单元进行乘法累加。计数 模块符号图所示,其中:是时钟信号,清零信号, 输出地址信号。 COUNTER 匚受- 匚- L- 图计数模块符号 乘法累加模块实现 乘法累加单元接受来自数据选择单元的数据和单元内的特征参数,完成乘法累加 的运算,并最总输出结果,送往转换器。它的符号图小 国科技论文在线 mL工t一d 一L【习 EL【c paTn_OUT[7.o3 D“二西uT, 图乘法祟加模块的符号图 其中: 是地址选择信号,按吋序选择中的特征参数, 是米自数据选择单元的数据, 是时钟信号 清零信 号 是输出数据的控制信号。它的具体功能的实现是釆用图形编辑完成的,图形 如图所示 米=B FN OFF 图乘法累加模块的原理图 编译,仿真,调试结果 编译、仿真 将各部分的原理图(或程序)分别画出(或输入),对各部分分别进行编译仿真,生成 符号图后,再进行综合,画岀顶层文件原理图,再进行编译,确保正确后再进行波形 的仿真。山于器件的综合会有一定时间的时延,所以也可以分析各部分的时延。 对顶层文件进行时序的仿真,其结果如下图所示 dy Courter a: 57ldata=[2.0]HO al/trnlhN=ta in 沙ont:25H0 :嘉是盒是 CC XC1031.0] al 4/ldata= 5. LI+L y〔E 图顶层文件仿真的时序结果 在仿貞通过后就可进行缑程下载到目标器件中。首先进行管脚锁定本次设计使用的目 标器件为 ,锁定情况如表所示,完成管脚锁定后,重新编译使之生效, 此时回到原米的设计文件“上的输入输岀信号旁都标有其对应的管脚号。重新编译攵 国科技论文在线 后,在重新进行吋序仿真,若正确,可进行下步器件编程配置在通过项目编译后可生成 文件用于下载系列有些类似其逻辑块及内部互连信息都是通过芯片内 部的存储器单元阵列完成的,这些存储单元阵列可由配置程序装入存储单元阵列采用 方式对这类器件的下载称为配置。因为系列的配置信息采用 方式保存 所以掉电后系列的配置信息会丢失,需每次系统上电后重新配置。 调试 在调试的过程中,出现了不少问题,例如:由于忽略了转换器 是串行输 出这·点,而设计的控制器的输入数据是并行的,造成了不匹配;进行管脚锁定时,输出数 据的髙位和低位锁反;在设计控制模块时,有不少情况起初没有考虑到或是和预想的不一致 等。但经过认真的分析,排除疑点,调试出了预期的结果。 结论 假设在输入端通过高频信号发生器输入一个模拟正弦信号如图所示,如果信号的 最高频率小于滤波器的截上频率 则示波器上显示信号能顺利通过反之信号的最 高频率如果大于截止频率,则信号不能通过。 只体说明如下: ()在 信号的控制下,实现低电平复位,即所有的输出均置为零 )在时钟信号的控制卜,在内部产生一个新的时钟信号 随着计数 功能的启动,在不同的时间段将启动不同的模块工作,以实现不同的功能。 () 与外部器件 有个接口连接,由于 是串行输出数据, 因此 只赋一位变量 负责将经 处理过的数字信号输入 便数字滤波器对其进行处理 与的接口是位,因此分派了 的输出口,在经 转换后,以便在模拟示波器上显示。 但是我们最终得到的波形,并没有像输入波形过渡那么平滑。 如图所小,引起这种现象的原因可能是参数设置的不够精确、各器件之间有在干扰 采样的点数不够密等。在这里还需要指出的一点是:当我们把高频信号发生器产生的正弦波 信号加到实验箱上时,波形发生了失貞,顶部的圆弧过度变窄,底部的圆弧过度变宽, 底部的大真情况比顶部明显的多。 图输入波形 图输出波形 国科技论文在线 参考文献 [1程佩青数字信号处理教程[]北京清华人学出社年 [2]何振亚数字信号处理的理论与应用[]北京:人民邮电出版社,年 [3]邹理和数字信号处理[]北京:国防工业出版社 年 [4]侯伯享顾新 硬件描述语言与数字逻辑电路设计「]西安:西安电子科技大学出版社,年 [5]曾繁陈美金稈序设计[]北京:清华大学出版社 作者简介: 王怀,男 年生,硕士研究生,主要研究方向是通信,电子类硬件软件设计; 周立鹏,男,河南鹤壁人,助教,硕士,主要研究方向为无线传感器网终通信协议

...展开详情
试读 10P 论文研究-基于FPGA的FIR滤波器设计 .pdf
立即下载 低至0.43元/次 身份认证VIP会员低至7折
    抢沙发
    一个资源只可评论一次,评论内容不能少于5个字
    • 至尊王者

      成功上传501个资源即可获取
    关注 私信 TA的资源
    上传资源赚积分,得勋章
    最新推荐
    论文研究-基于FPGA的FIR滤波器设计 .pdf 10积分/C币 立即下载
    1/10
    论文研究-基于FPGA的FIR滤波器设计 .pdf第1页
    论文研究-基于FPGA的FIR滤波器设计 .pdf第2页
    论文研究-基于FPGA的FIR滤波器设计 .pdf第3页

    试读已结束,剩余7页未读...

    10积分/C币 立即下载 >