在典型的FIR应用中，输入值是按照字并行形式处理的（请参阅图1）。下面的VHDL代码9就是根据图给出的开环DA代码。
图1 分布式算法FIR滤波器的并行实现
这一设计采用了4个规模为2(3)×4的表，图2给出了输入序列（1，-37）的仿真。由于输入是串行（和位并行）的，所以所期望的结果-(4)10=1111100(2c)是在400ns的时间间隔内计算完成的。
上面的设计需要39个LC，运行速度为31．84MHz。与通用MAC设计相比，DA概念的一个重要优点就是流水线技术更容易被接受。我们可以在表的输出和加法器树的输出上增加额外的流水线寄存器，而且不需要增加成
