基于FPGAIP核的FFT实现_fpga的fft的ip核实现资源-CSDN下载

164 浏览量 2021-01-19 22:55:57 上传评论 3 收藏 468KB PDF 举报

资源推荐

资源详情

资源评论

基于基于FPGA IP核的核的FFT实现实现

0 引言　　数字信号处理领域中FFT算法有着广泛的应用。目前现有的文献大多致力于研究利用FFT算法做有

关信号处理、参数估计、F+FT蝶形运算单元与地址单元设计、不同算法的FFT实现以及FFT模型优化等方面。

而FPGA厂商Altera公司和Xilinx公司都研制了FFT IP核，性能非常优越。在FFT的硬件实现中，需要考虑的不仅

仅是算法运算量，更重要的是算法的复杂性、规整性和模块化，而有关利用FFT IP核实现FFT算法却涉及不多。

这里从Altera IP核出发，建立了基4算法的512点FFT工程，对不同参数设置造成的误差问题进行分析，并在

EP2C70F896C8器件上进行基于Quartu

　　0 引言

　　数字信号处理领域中FFT算法有着广泛的应用。目前现有的文献大多致力于研究利用FFT算法做有关信号处理、参数估

计、F+FT蝶形运算单元与地址单元设计、不同算法的FFT实现以及FFT模型优化等方面。而FPGA厂商Altera公司和Xilinx公司

都研制了FFT IP核，性能非常优越。在FFT的硬件实现中，需要考虑的不仅仅是算法运算量，更重要的是算法的复杂性、规整

性和模块化，而有关利用FFT IP核实现FFT算法却涉及不多。这里从Altera IP核出发，建立了基4算法的512点FFT工程，对不

同参数设置造成的误差问题进行分析，并在EP2C70F896C8器件上进行基于Quartus II的综合仿真，得到利用FFT IP核的FFT

算法高效实现，利用Matlab进行的计算机仿真分析证明了工程结果的正确性。

　　1 算法原理

　　FFT算法是基于离散傅里叶变换(DFT)，如式(1)和式(2)：

　　求和运算的嵌套分解以及复数乘法的对称性得以实现。其中一类FFT算法为库利一图基(Cooley-Tukey)基r按频率抽选

(DIF)法，将输入序列循环分解为N／r个长度为r的序列，并需要logr N级运算。算法的操作是蝶型运算，蝶型运算的速度直接

影响着整个设计的速度。

　　基4频域抽取FFT算法是指把输出序列X(k)按其除4的余数不同来分解为越来越短的序列，实现x(n)的DFT算法。FFT的每

的运算都是有N／4个蝶形运算构成，第m级的一个蝶形运算的四节点分别为Xm(k)，Xm(k+N／4m)，Xm(k+2N／4m)以及

Xm(k+3N／4m)，所以每一个蝶形运算结构完成以下基本迭代运算：

　　式(3)～式(6)中：m表示第m级蝶形算法；k为数据所在的行数；N为所要计算的数据的点数；WN为旋转因子。

　　将输入序列循环分解为4点序列的基4分解，使用4点FFT在乘法上更具优势，Altera的：FFT兆核选用的就是基4运算，若

N是2的奇数幂的情况下，FFT IP核则自动在完成转换的使用基2运算。

　　2 FFT兆核(IP)函数

　　FFT Core支持4种I／O数据流结构：流(Stream-ing)、变量流(Variable Streaming)、缓冲突发(BufferedBurt)、突发

(Burst)。流结构允许输入数据连续处理，并输出连续的复数据流，这个过程不需要停止FFT函数数据流的进出。变量流结构允

许输入数据连续处理，并产生一个与流结构相似连续输出数据流。缓冲突发数据流结构的FFT需要的存储器资源比流动I／O数

据流结构少，但平均模块吞吐量减少。突发数据流结构的执行过程和缓冲突发结构相同，不同的是，对于给定参数设置，突发

结构在降低平均吞吐量的前提下需要更少的存储资源。

　　3 FFT处理器引擎结构

　　FFT兆核函数可以通过定制参数来使用两种不同的引擎结构：四输出(Quad-outlput)或单输出(Signal-output)引擎结构。为

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余4页未读，立即下载

内容反馈

weixin_38746018

粉丝: 9

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈

feedback-tip