FPGA驱动sram

准备把de2-115上面的存储器外设都给驱动一下，首先就先从简单的sram开始。Sram的驱动比较简单，和FPGA内部的ram差不多，只不过不是由时钟来控制读写，而是由控制信号来控制读写，读写都很快，基本上一个时钟就可以读取和写入数据，当然这时钟不能太快，不能超过芯片规定的最小时间。 在本文中，我们将深入探讨如何使用FPGA驱动SRAM，以DE2-115开发板上的SRAM为例。SRAM（Static Random Access Memory）是一种高速、非易失性存储器，其工作原理与FPGA内部RAM类似，但读写操作不受时钟控制，而是通过控制信号来实现。在开始驱动SRAM之前，首要任务是了解其 datasheet，这包含重要的电气特性和操作指南。 SRAM的基本架构包括20位地址总线，用于定位存储单元。读写操作由控制电路决定，通过读写控制信号实现。读操作时，16位数据线作为输出，提供读取的数据；而写操作时，数据线作为输入，接收外部输入的数据。特别地，高8位和低8位数据线可能支持位屏蔽功能，允许选择屏蔽高8位或低8位数据，具体操作方式需参照芯片的真值表。 驱动SRAM的关键在于遵循正确的时序。时序图展示了读写操作的具体流程。对于读操作，通常使用CE（Chip Enable）和OE（Output Enable）信号控制。在地址数据发送后，需要等待10ns，然后OE在6.5ns内拉低，CE在10ns内拉低，此时数据才有效。读取下一个数据点需等待至少10ns，确保满足最小时间要求，同时保持OE和CE的状态符合时序图规定。写操作的时序相对简单，OE可以为高或低，但需要在写控制信号发出后5ns内提供有效数据，并确保数据有6ns的建立时间。 编程驱动SRAM时，首先需要编写底层驱动模块。这个模块包括输入时钟、复位信号、命令信号（读/写）、地址、字节控制、写数据和读数据，以及输出的控制信号（CE_N、OE_N、WE_N等）。信号列表清晰地定义了每个信号的作用。通常使用状态机来管理SRAM的操作，例如定义空闲、写操作和读操作等状态。 状态机的设计有助于控制SRAM的读写流程，确保每个步骤都在正确的时序下进行。例如，从idle_state开始，当接收到start信号时，状态机将进入写操作或读操作状态，执行相应的地址设置、控制信号置位和数据传输。在完成读写操作后，状态机会返回到idle_state，同时设置finish信号为1，表明操作已完成。 驱动FPGA中的SRAM需要理解其工作原理，熟悉控制信号的时序，最后通过状态机逻辑来实现读写操作。正确地编写和验证这个底层驱动模块是确保FPGA与SRAM正确通信的关键步骤。通过这样的过程，我们可以利用FPGA的灵活性高效地控制外部SRAM，实现高速、可靠的存储功能。