QuartusII13.1 详细开发步骤（半加器为例）（FPGA）
最近在学FPGA，用的是Quartus II 13.1的版本，仿真工具是ModelSim，之前看着视频做了一遍，但是详细的步骤还是有些记得不太清了，就写个博客记录一下吧，也方便以后写的时候如果忘了好查看。
新建一个文件夹：
新建一个Verilog语言的文件：
建完以后：
先另存为刚才所建的文件夹下：
保存以后会出现以下提示，点击yes
点击next；记住顶层实体的名称，工程名称和文件名称要一致
点击next，先把下面已经存在的这个文件remove掉：
找到刚才新建的.v文件：
选择好以后点击“Add”添加
