高速串行总线过孔结构优化及设计与仿真协同流程

56 G PAM4已经是近年来高速串行总线设计的新热点，同时行业也开始关注56 G NRZ和112 G PAM4的实现。速率提升带来了通道设计的挑战，尤其是过孔结构的优化，是无源通道性能的关键指标。从两方面来介绍过孔结构优化，首先讨论如何确保优化的准确性，如何通过仿真测试校准的方法流程得到准确的过孔结构的S参数，准确的仿真是优化过孔结构的前提。在对测试结果校准的基础上讨论如何进行准确的过孔仿真，对比不同优化方式的结果及影响。同时，关注Cadence Sigrity新的HSSO（High Speed Structure Optimizer）工具及流程，提升了设计及仿真优化的效率，更重要的是提升了设计与仿真之间沟通的效率，并减少沟通不畅带来的质量问题。