EDA/PLD中的CPLD/FPGA器件的配置方法

所需积分/C币:10 2020-11-13 16:15:16 241KB PDF
5
收藏 收藏
举报

CPLD和FPGA都支持边界扫描(JTAG)模式,JTAG端口用于边界扫描测试、器件配置、应用诊断等,符合IEEE 1532/IEEE 1149,1规范。每个CPLD/FPGA器件都有专用的JTAG端口,JTAG端口有4个引脚,具体描述见表1。   通过JTAG下载线将CPLD/FPGA器件与计算机连接起来,就可以将配置文件下载到器件中,如图1所示。图2给出一个系统中同时存在CPLD、FPGA和配置芯片时JTAG连线的结构图,可以分别将对应的配置文件下载到这些器件里。                             表1 JTAG引脚说明                      

...展开详情
立即下载 低至0.43元/次 身份认证VIP会员低至7折
一个资源只可评论一次,评论内容不能少于5个字
weixin_38726007 如果觉得有用,不妨留言支持一下
2020-11-13
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
  • 至尊王者

    成功上传501个资源即可获取
关注 私信
上传资源赚积分or赚钱
最新推荐