应用于通信系统中的高性能Viterbi译码器实现

所需积分/C币:5 2021-01-27 23:05:40 929KB PDF
16
收藏 收藏
举报

针对无线通信系统中对于高频率、高吞吐量的要求,提出了一种基于ASIC的高速Viterbi译码器实现方案。该译码器在约束度小于等于9的情况下,采用全并行结构的加比选模块。性能分析结果表明,在SMIC 40 nm工艺,通过使用Synopsys Design Compiler对RTL 代码进行逻辑综合,该译码器在时钟频率为166 MHz情况下,最终得到面积为0.2 mm2,功耗为18 mW,吞吐量达到82 Mbps。

...展开详情
立即下载 低至0.43元/次 身份认证VIP会员低至7折
一个资源只可评论一次,评论内容不能少于5个字
weixin_38725137 如果觉得有用,不妨留言支持一下
2021-01-27
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
  • 至尊王者

    成功上传501个资源即可获取
关注 私信
上传资源赚积分or赚钱
最新推荐