没有合适的资源?快使用搜索试试~ 我知道了~
1 引 言 频率特性是一个系统(或元件)对不同频率正弦输入信号的响应特性。如图1所示,被测系统输入幅值为Ar、角频率为ω的正弦信号,如果该系统是线性的,则其稳态输出也是正弦信号,频率ω不变,幅值为Ac,相角差为φ。改变ω可以得到一系列输入和输出数据。输出对输入的幅值比A(ω)=Ac/Ar与ω的关系曲线称为该系统的幅频特性,通常取20 lg A(ω)称为对数幅频特性。输出对输入的相角差φ(ω)与ω的关系曲线称为该系统的相频特性。幅频特性和相频特性综合称为频率特性,常用的是系统的开环频率特性即波特图。 一个系统的频率特征可通过频率特征测试仪来测定。频率特性测试仪也称扫频仪,用于测试被
资源推荐
资源详情
资源评论
电子测量中的基于单片机控制的频率特征测试仪设计电子测量中的基于单片机控制的频率特征测试仪设计
1 引 言 频率特性是一个系统(或元件)对不同频率正弦输入信号的响应特性。如图1所示,被测系统输入幅值
为Ar、角频率为ω的正弦信号,如果该系统是线性的,则其稳态输出也是正弦信号,频率ω不变,幅值为Ac,相
角差为φ。改变ω可以得到一系列输入和输出数据。输出对输入的幅值比A(ω)=Ac/Ar与ω的关系曲线称为该系
统的幅频特性,通常取20 lg A(ω)称为对数幅频特性。输出对输入的相角差φ(ω)与ω的关系曲线称为该系统的相
频特性。幅频特性和相频特性综合称为频率特性,常用的是系统的开环频率特性即波特图。 一个系统的频
率特征可通过频率特征测试仪来测定。频率特性测试仪也称扫频仪,用于测试被
1 引引 言言
频率特性是一个系统(或元件)对不同频率正弦输入信号的响应特性。如图1所示,被测系统输入幅值为Ar、角频率为ω的正
弦信号,如果该系统是线性的,则其稳态输出也是正弦信号,频率ω不变,幅值为Ac,相角差为φ。改变ω可以得到一系列输
入和输出数据。输出对输入的幅值比A(ω)=Ac/Ar与ω的关系曲线称为该系统的幅频特性,通常取20 lg A(ω)称为对数幅频特
性。输出对输入的相角差φ(ω)与ω的关系曲线称为该系统的相频特性。幅频特性和相频特性综合称为频率特性,常用的是系统
的开环频率特性即波特图。
一个系统的频率特征可通过频率特征测试仪来测定。频率特性测试仪也称扫频仪,用于测试被测网络的幅频特性。他可以
测量被测网络的谐振频率、带宽、带外衰减、增益等,是电子领域的常用设备之一。模拟式扫频仪价格较贵,且不能直接得到
相频特性,更不能保存频率特性图和打印频率特性图,给使用者带来了诸多不便,为此没计了此数字式频率特性测试仪。
2 总体设计总体设计
单片机控制信号源产生标准正弦波,输入到被测网络;被测网络的输出分别输入幅度检测电路和相位检测电路,得到峰值
和相位差值送入单片机进行处理;单片机处理后的结果一方面提供给LED实时显示,另一方面存人存储器,供示波器显示幅
频、相频曲线。总框斟如图2所示。
2.1 扫频信号源的设计
扫频信号发生器是频率特性测试仪的核心,他提供被测网络输入所需的频率随时间在一定范围内周期变化的正弦信号。扫
频信号产生的方法有锁相环(PLL)及可预置分频器、单片集成波形发生器、专用频率合成器件及直接数字频率合成(DDS)电路
等。本系统采用单片机控制,利用EDA技术,选用系统可编程逻辑器件ispCPLD芯片,构成直接数字频率合成器(DDS)来产生
扫描正弦波。
直接数字频率合成(Direct Digital Frequency Synthe-sis,DDS)是一种纯数字化方法。因为DDS具有超高速的频率转换时
间,极高的频率分辨率和较低的相位噪声,在频率改变与调频时,DDS器件能够保持相位的连续,因此很容易实现频率、相
位和幅度调制,此外DDS还具有可编程控制的突出优点。DDS主要由相位累加器、正弦ROM表和数模转换器等组成,其核心
是相位累加器,他由一个N位字长的二进制加法器和一个有时钟fclk取样的N位寄存器组成,作用是对频率控制字进行线性累
加。当相位增量为1,累加器的字宽为32位时,输出地址对应于波形的相位分辨率为l/232。正弦ROM表中存储着一张正弦函
数查询表,对应不同的瞬时相位码输出不同的幅度编码。工作时往DDS中写入控制字到相位累加器并转化成瞬时相位,在外
部参考时钟的作用下,每个时钟周期相位累加器累加相位步进一次,对应的幅度编码输出给数模转换器(D/A),把数字量转
化为模拟量,再通过低通滤波器平滑后得到最后需要的信号。并且该模拟正弦波与一门限电压进行比较可得到同频率的方波时
钟信号,他将所需正弦波一个周期的离散样点的幅值数字量存入ROM中,然后按一定的地址间隔(相位增量)读出,并经D/A
转换器形成模拟正弦信号,再经低通滤波器得到质量较好的正弦信号。
信号发生器输出波形的频率f0定义为:
其中fc为晶振频率,k为分频比,N为相位累加器位数,M为相位累加器的增量(步长)。
本设计中取fc=32.768 MHz,k=50,N=16,代入上式可得:
资源评论
weixin_38717870
- 粉丝: 2
- 资源: 908
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- 基于STM8S103F3P6+STM8S207C8T6+STM32F103 单片机三合一最小系统开发板硬件(原理图+PCB)工程
- 基于C语言实现的打印杨辉三角
- 基于ASIO的插件式服务器,支持TCP,UDP,串口,Http,Websocket统一化的数据接口,隔离开发人员和IO之间的操作
- stm32 usb接口通信
- Chessmate是一款完全免费的国际象棋学习软件,支持引擎分析,学开局、残局、棋书解读、大数据分析等功能
- 总结整理的Android面试Java基础知识点面试资料精编汇总文档资料合集.zip
- .android_lq
- FDN5632N-VB一款SOT23封装N-Channel场效应MOS管
- 毛老板-2404250902.amr
- Java类加载流程(双亲委派)流程图.zip
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功