没有合适的资源?快使用搜索试试~ 我知道了~
资源推荐
资源详情
资源评论



















基于基于FPGA的的ARM并行总线设计与仿真分析并行总线设计与仿真分析
在数字系统的设计中,FPGA+ARM的系统架构得到了越来越广泛的应用,FPGA主要实现高速数据的处理;
ARM主要实现系统的流程控制。人机交互。外部通信以及FPGA控制等功能。I2C、SPI等串行总线接口只能实
现FPGA和ARM之间的低速通信; 当传输的数据量较大。要求高速传输时,就需要用并行总线来进行两者之间的
高速数据传输。
在数字系统的设计中,FPGA+ARM的系统架构得到了越来越广泛的应用,FPGA主要实现高速数据的处理;ARM主要实现系
统的流程控制。人机交互。外部通信以及FPGA控制等功能。I2C、SPI等串行总线接口只能实现FPGA和ARM之间的低速通
信; 当传输的数据量较大。要求高速传输时,就需要用并行总线来进行两者之间的高速数据传输。
下面基于ARM处理器LPC2478 以及FPGA器件EP2C20Q240,以ARM外部总线的读操作时序为例,研究两者之间高速传输的
并行总线;其中,数据总线为32位;并在FPGA内部构造了1024x32bits的SRAM高速存储缓冲器,以便于ARM处理器快速读
写FPGA内部数据。
1 ARM并行总线的工作原理并行总线的工作原理
ARM处理器LPC2478的外部并行总线由24根地址总线。32根数据总线和若干读写、片选等控制信号线组成。根据系统需求,
数据总线宽度还可以配置为8位,16位和32位等几种工作模式。
在本设计中,用到ARM外部总线的信号有:CS.WE.OE.DATA[310].ADDR[230].BLS等。CS为片选信号,WE为写使能
信号,OE 为读使能信号,DATA为数据总线,ADDR地址总线,BLS为字节组选择信号。ARM的外部总线读操作时序图,分
别如图1所示。
根据ARM外部并行总线操作的时序,ARM外部总线的读写操作均在CS为低电平有效的情况下进行。由于读操作和写操作不可
能同时进行,因此WE和OE信号不能同时出现低电平的情况。
数据总线DATA是双向的总线,要求FPGA也要实现双向数据的传输。在时序图中给出了时序之间的制约关系,设计FPGA时
应该满足ARM信号的建立时间和保持时间的要求,否则可能出现读写不稳定的情况。
2 FPGA的并行总线设计的并行总线设计
2.1 FPGA的端口设计的端口设计
FPGA 和ARM之间的外部并行总线连接框图,如图2所示。由于FPGA内部的SRAM存储单元为32位,不需要进行字节组的选
择,因此BLS信号可以不连接。为了便于实现ARM和FPGA之间数据的快速传输,FPGA内部的SRAM既要与ARM处理器进行
读写处理,还要跟FPGA内部的其他逻辑模块进行数据交换,因此SRAM采用双口RAM来实现。
资源评论


weixin_38717870
- 粉丝: 2
- 资源: 908
上传资源 快速赚钱
我的内容管理 展开
我的资源 快来上传第一个资源
我的收益
登录查看自己的收益我的积分 登录查看自己的积分
我的C币 登录后查看C币余额
我的收藏
我的下载
下载帮助


最新资源
- 计算机工程与应用期刊写作模块(最新)
- jsp 查看页显示图片(使用a标签的形式)
- n_objectracker.m
- gin-demo我自己写的gindemo
- 2023-加速度-DevOps-状态报告-中国DevOps社区版
- Framework-CoreKit-2023.12.07.unitypackage
- Rsync+Sersync
- rustdesk-1.2.3-aarch64-signed.apk.1
- ee240课程,基于斯坦福A Basic Introduction to the gm ID-Based Design
- R214-0762(III)SG-2-D-20231130连廊补三四层变更_t3.dwg
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈



安全验证
文档复制为VIP权益,开通VIP直接复制
