PCB设计时的电磁兼容性（EMC）问题
18 浏览量
2020-07-18
12:14:46
上传
评论
收藏 58KB PDF 举报
PCB设计时的电磁兼容性（设计时的电磁兼容性（EMC）问题）问题
伴随着PCB走线速递的增加，电磁兼容性（EMC）设计是我们电子工程师不得不考虑的问题。面对电磁兼容性
（EMC）设计，当进行一个产品和设计的电磁兼容性（EMC）分析时，有以下5个重要属性需考虑
伴随着PCB走线速递的增加，电磁兼容性（EMC）设计是我们电子工程师不得不考虑的问题。面对电磁兼容性（EMC）设
计，当进行一个产品和设计的电磁兼容性（EMC）分析时，有以下5个重要属性需考虑：
（1）关键器件尺寸：
产生辐射的发射器件的物理尺寸。射频（RF）电流将会产生电磁场，该电磁场会通过机壳泄漏而脱离机壳。PCB上的走线长
度作为传输路径对射频电流具有直接的影响。
（2）阻抗匹配：
源和接收器的阻抗，以及两者之间的传输阻抗。
（3）干扰信号的时间特性：
这个问题是连续（周期信号）事件，还是仅仅存在于特定操作周期（例如，单次的可能是某次按键操作或者上电干扰，周期性
的磁盘驱动操作或网络突发传输）。
（4）干扰信号的强度：
源能量级别有多强，并且它产生有害干扰的潜力有多大。
（5）干扰信号的频率特性：
使用频谱仪进行波形观察，观察到的问题在频谱的哪个位置，便于找到问题的所在。
另外，一些低频电路的设计习惯需要注意。例如我惯用的单点接地对于低频应用是非常适合的，但是后来发现不适合于射频信
号场合，因为射频信号场合存在更多的EMI问题。相信有些工程师将单点接地应用到所有产品设计中，而没有认识到使用这种
接地方法可能会产生更多或更复杂的电磁兼容性（EMC）问题。
我们还应该注意电路组件内的电流流向。有电路知识我们知道，电流从电压高的地方流向低的地方，并且电流总是通过一条或
更多条路径在一个闭环电路中流动，因此一个最小回路和一个很重要的定律。针对那些测量到干扰电流的方向，通过修改
PCB走线，使其不影响负载或敏感电路。那些要求从电源到负载的高阻抗路径的应用，必须考虑返回电流可以流过的所有可
能的路径。
还有一个PCB走线的问题。导线或走线的阻抗包含电阻R和感抗，在高频时阻抗，没有容抗存在。当走线频率高于100kHz以
上时，导线或走线变成了电感。在音频以上工作的导线或走线可能成为射频天线。在电磁兼容性（EMC）的规范中，不容许
导线或走线在某一特定频率的λ/20以下工作（天线的设计长度等于某一特定频率的λ/4或λ/2），当不小心那么设计时，走线变
成了一根高效能的天线，这让后期的调试变得更加棘手。
PCB的布局问题：
第一，要考虑PCB的尺寸大小。
PCB的尺寸过大时，随着走线的增长使系统抗干扰能力下降，成本增加，而尺寸过小容易引起散热和互扰的问题。
第二，再确定特殊元件的位置。
如时钟元件，时钟走线最好周围不铺地和不走在关键信号线的上下，避免干扰。
第三，依据电路功能，对PCB整体进行布局。
在元器件布局上，相关的元器件尽量靠近，这样可以获得较好的抗干扰效果。
资源评论
