CY7C68013与FPGA接口的Verilog HDL实现

2 下载量 8 浏览量 2021-01-19 23:15:24 上传评论收藏 263KB PDF 举报

温馨提示

0 引言　　USB(通用串行总线)是英特尔、微软、IBM、康柏等公司1994年联合制定的一种通用串行总线规范，它解决了与网络通信问题，而且端口扩展性能好、容易使用。的USB2.0支持3种速率：低速1.5 Mbit/s，全速12 Mbit/s，高速480 Mbit/s。这3种速率可以满足目前大部分外设接口的需要。　　本文介绍了目前使用较多的USB2.0控制器CY7C68013芯片与FPGA(现场可编程门阵列)芯片接口的Verilog HDL(硬件描述语言)实现。本系统可扩展，完全可用于其他高速数据采集系统中。 1 系统构成　　本系统主要是由FPGA和USB2.0控制器CY7C26

CY7C68013与FPGA接口的Verilog HDL实现

USB2[1].0控制器CY7C68013与FPGA接口的Verilog_HDL实现1

CY7C68013与FPGA接口

USB2.0控制器CY7C68013与FPGA接口的VerilogHDL实现

USB2_0控制器CY7C68013与FPGA接口的VerilogHDL实现

CY7C68013与FPGA接口的VerilogHDL实现

Usb2.0控制器CY7C68013A产品应用设计，技术资料，论文资料15篇合集.zip

FPGA数码管显示Verilog HDL

基于Verilog HDL的FPGA电子表

CAM的Verilog HDL实现

数字时钟的Verilog HDL实现

cy7c68013a FPGA 程序

基于Verilog的FPGA与USB2_0高速接口设计

基于FPGA的USB虚拟示波器设计

基于USB通信的FPGA高速数据采集系统

crc16的Verilog HDL实现

基于Verilog HDL的CAN代码实现

Verilog-HDL 与CPLD/FPGA设计

Verilog HDL 实现SPI通信

FPGA控制VGA(Verilog HDL)

FPGA，Verilog HDL.zip

EDA·基础与Verilog HDL实现

Verilog HDL.zip_FPGA verilog

SPI接口 HDL Verilog

最新资源