本研究论文探讨了适用于高速应用的低功耗超阈值FinFET（Fin Field-Effect Transistor）Domino逻辑电路的设计方案。该方案旨在解决传统Domino逻辑电路在高速工作时功耗较高的问题，并且在保持较高性能的同时降低能耗。以下是论文中提及的关键知识点的详细解析。
论文简要介绍了Domino逻辑电路的工作原理和特点。Domino逻辑电路由于其低输入电容和无转换竞争问题而具有较快的运算速度，这使得它比静态逻辑电路具有性能优势。然而，Domino电路在时钟驱动下具有高开关活动，因此会产生较大的能量消耗。为了克服这一问题，提出了低功耗超阈值计算方案，目的是降低FinFET Domino逻辑电路的功耗。
在FinFET技术方面，通过将所有FinFET Domino电路的下拉晶体管配置为并行工作，从而提高了电路的工作速度。与近阈值电路不同，超阈值电路采用远大于阈值电压但低于标准供电电压的供电电压。FinFET设备在中强反转区域工作时，可以提供比传统CMOS更好的驱动强度，使得超阈值FinFET逻辑电路能够在保持较低功耗的同时获得良好的性能。
接下来，论文通过HSPICE仿真工具，在预测技术模型（PTM）32nm FinFET技术下对基本的Domino逻辑门与静态逻辑门进行了比较。仿真结果表明，在近阈值到超阈值区域的不同电压下，Domino逻辑门比静态逻辑门有更快的操作速度，特别是在约700mV的超阈值区域，Domino逻辑门展现出最佳的能耗延迟乘积（EDP）。
此外，论文还展示了在0.8V供电电压下工作的Domino门与标准1.0V供电电压相比，在较小的性能损失（约14%）的情况下，能耗可以降低超过38.3%。这项研究强调了超阈值FinFET Domino逻辑电路在高速应用中具有低功耗和高效能设计的潜力。
论文关键词部分提到了Domino逻辑、FinFET逻辑电路、超阈值计算、节能设计和高速设计，这些关键词不仅概括了文章的核心内容，还指出了当前集成电路设计领域的发展趋势，即在保证电路高性能的同时追求功耗的降低和电路面积的减小。
论文的引言部分指出现代集成电路设计的主要目标是实现高性能、低功耗和小面积，这与当前信息技术快速发展的需求相契合。在这一背景下，该研究的重要性不言而喻，因为随着便携式电子设备的普及和物联网、大数据等新技术的兴起，对于低功耗、高性能的集成电路设计的需求日益增长。
本论文提出了一种针对FinFET技术的超阈值Domino逻辑电路设计方法，该方法有助于提升电路的性能和降低能耗，特别是在高速应用中显得尤为有效。通过理论分析、仿真模拟和性能比较，证明了该设计方法在高速、低功耗集成电路设计中的可行性和优越性。这对于集成电路设计领域，尤其是高速、低功耗电子产品的研发具有重要的参考价值和实际应用前景。
