没有合适的资源?快使用搜索试试~ 我知道了~
嵌入式系统/ARM技术中的降低CPLD的功耗的嵌入式应用
1 下载量 109 浏览量
2020-10-23
13:10:42
上传
评论
收藏 231KB PDF 举报
温馨提示
试读
4页
引言 从事便携式或手持产品设计的工程师都明白,在如今的设计中,必须要最大限度地降低功耗。但是,只有经验丰富的工程师理解尽可能地延长系统的电池寿命的那些微妙但又重要的细节。本文中我们将重点放在这些经验丰富的专家是如何使用超低功耗的复杂可编程逻辑器件(CPLD),并从他们的嵌入式设计中的I/O子系统节省每个微瓦的方法。 1 嵌入式工程师青睐的器件CPLD 尽管在最先进的新兴应用中它们特别受欢迎,CPLD的成本低,体积小和低功耗的特性使他们成为几乎所有的手持式或便携式设计的首选。在这些应用中,它们常用来整合逻辑功能,扩展主处理器的I/O功能和监控关键的输入,从而使处理器有更多的时间
资源推荐
资源评论
资源评论
weixin_38674124
- 粉丝: 2
- 资源: 884
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功