超前进位４位加法器74LS283的VHDL程序实现
39 浏览量
2020-08-09
07:17:30
上传
评论 1
收藏 164KB PDF 举报
超前进位４位加法器超前进位４位加法器74LS283的的VHDL程序实现程序实现
由于串行多位加法器的高位相加时要等待低位的进位，所以速度受到进位信号的限制而变慢，人们又设计了一
种多位数超前进位加法器逻辑电路，使每位求和结果直接接受加数和被加数而不必等待地位进位，而与低位的
进位信号无关，这就大大的提高了运算速度。现在简单介绍超前进位的运算方法，以及VHDL可编程逻辑编程。
Library ieee;
Use ieee.std_logic_1164.all;
entity CQadd_Co is
port(C0,A1,B1,A2,B2,A3,B3,A4,B4:In std_logic;
S1,S2,S3,S4,Co:out std_logic);
end CQadd_Co;
architecture adder of CQadd_Co is
signal c1,c2,c3,t1,t2,t3,t4,m1,m2,m3,m4:std_logic;
signal P1,P2,P3,P4:std_logic;
begin
评论0
最新资源