基于Verilog简易UART的FPGA/CPLD实现

所需积分/C币:9 2020-10-25 15:58:15 57KB PDF
收藏 收藏
举报

测试平台:MACHXO640可编程语言:Verilog随机测试:是波特率:9600误码率:<1%oooooo目标:在xo640上实现一个简单的Uart,能够解析串口数据,并在寄存器中存储,用FIFO实现数据的传递。那么后期可以通过开发

...展开详情
立即下载 低至0.43元/次 身份认证VIP会员低至7折
    抢沙发
    一个资源只可评论一次,评论内容不能少于5个字
    weixin_38668160 你的留言是对我莫大的支持
    2020-10-25
    • 分享王者

      成功上传51个资源即可获取
    关注 私信 TA的资源
    上传资源赚积分,得勋章
    最新推荐