采用FPGA作为数字信号发生器,利用线性移位寄存器产生要求的M序列,作为数字信号以及模拟信道噪声信号。利用单片机(MSP430FG4618)产生不同的频率,控制M序列时钟,从而改变数据率。采用集成滤波器芯片LT1568,通过改变外围电阻,实现不同的截止频率,模拟信道幅频特性。信号分析电路采用低通滤波器降低信号噪声。同步时钟可用时,将滤波调理之后的数字信号接入示波器,同时利用同步时钟产生同步扫描信号,作为示波器外触发信号,即可稳定显示数字信号眼图。同步时钟不可用时,先进行同步时钟提取,而后产生同步扫描信号,
