HDLC控制协议的FPGA设计与实现
116 浏览量
2021-02-03
18:00:20
上传
评论 1
收藏 204KB PDF 举报
HDLC控制协议的控制协议的FPGA设计与实现设计与实现
摘要：设计了一种基于FPGA的HDLC协议控制系统该系统可有效利用FPGA片内硬件资源，无需外围电路，高度集成且操作
简单。重点对协议的ＣＲＣ校验及“０”比特插入模块进行了介绍，给出了相应的ＶＨＤＬ代码及功能仿真波形图。
关键词：高级数据链路控制； 现场可编程门阵列； 循环冗余码校验
１ 引言
HDLC（High Level Data Link Control)协议是通信领域中应用最广泛的协议之一，它是面向比特的高级数据链路控制规
程，具有差错检测功能强大、高效和同步传输的特点。目前市场上有很多专用的HDLC芯片，但这些芯片大多因追求功能的完
备，而使芯片的控制变得复杂。实际上，对于某些特殊场合的特殊用途(如手持式设备)，我们只需选择HDLC协议中最符合系
统要求的部分功能，设计一种功能相对简单、使用灵活的小型化HDLC协议控制器。
另一方面，随着深亚微米工艺技术的发展，FP-GA(Field Programmable Gate Array)芯片的规模越来越大，其单片逻辑
门数已超过上百万门。同时它还具有设计开发周期短、设计制造成本低、可实时在线检验等优点，因此被广泛用于特殊芯片设
计中。本设计中采用Altera公司的FLEX10K芯片EPF10K20RC240-3来实现HDLC协议控制器。
２ HDLC协议简介
在HDLC 通信方式中，所有信息都是以帧的形式传送的，HDLC帧格式如表１所列。
表1 HDLC帧格式示意图
１） 标志字
HDLC协议规定，所有信息传输必须以一个标志字开始，且以同一个标志字结束，这个标志字是01111110。开始标志到
结束标志之间构成一个完整的信息单位，称为一帧。接收方可以通过搜索01111110来探知帧的开始和结束，以此建立帧同
步。在帧与帧之间的空载期，可连续发送标志字来做填充。
２） 信息段及“０”比特插入技术
HDLC帧的信息长度是可变的，可传送标志字以外的任意二进制信息。为了确保标志字是独一无二的，发送方在发送信息
时采用“０”比特插入技术，即发送方在发送除标志字符外的所有信息时（包括校验位），只要遇到连续的５个“１”，就自动插
入一个“０”；反之，接收方在接收数据时，只要遇到连续的５个“１”，就自动将其后的“０”删掉。“０”比特插入和删除技术也使
得ＨＤＬＣ具有良好的传输透明性，任何比特代码都可传输。
３） 地址段及控制段
地址字段为８位，也可以８的倍数进行扩展，用于标识接收该帧的栈地址；控制字段为８位，发送方的控制字段用来表
示命令和响应的类别和功能。
４） ＣＲＣ校验
HDLC采用16位循环冗余校验码（CRC-16）进行差错控制，其生成多项式为
资源评论
