基于USB的高速硬件精插补器设计
119 浏览量
2020-12-05
02:51:50
上传
评论
收藏 102KB PDF 举报
基于基于USB的高速硬件精插补器设计的高速硬件精插补器设计
摘 要：介绍了一种基于USB通讯的高速硬件精插补器的设计，设计中采用FPGA实现精插补，并通过USB接口
实现与上位PC机的高速数据通讯。该精插补器具有设计简单、易于实现、插补速度高等特点，可适用于高速数
控系统的开发。 关键词：USB通讯； FPGA； 精插补器 前言 数控系统发展到90年代后，基于个人计
算机(PC)的数控系统（简称PCNC）成为CNC发展的主要方向[1]。目前PC和NC的连接主要采用两种形式，一
是通过PC机的串口、并口，这种方式接口简单、连接方便，开发费用低，但由于传输速度低，已不能满足现代
数控系统的实时性要求。二是采用ISA和PCI插卡的形式，NC功能插卡化
摘 摘 要要：介绍了一种基于USB通讯的高速硬件精插补器的设计，设计中采用FPGA实现精插补，并通过USB接口实现与上
位PC机的高速数据通讯。该精插补器具有设计简单、易于实现、插补速度高等特点，可适用于高速数控系统的开发。
关键词： 关键词：USB通讯； FPGA； 精插补器
前言前言
数控系统发展到90年代后，基于个人计算机(PC)的数控系统（简称PCNC）成为CNC发展的主要方向
[1]
。目前PC和NC的
连接主要采用两种形式，一是通过PC机的串口、并口，这种方式接口简单、连接方便，开发费用低，但由于传输速度低，已
不能满足现代数控系统的实时性要求。二是采用ISA和PCI插卡的形式，NC功能插卡化，并将其插入PC机的标准ISA/PCI插
槽，可方便实现与用户接口、主机系统通讯的开放化，这是PCNC系统的一种主流形式，但PCI总线接口复杂，驱动程序、硬
件接口开发难度大，开发成本较高，开发周期也较长，而ISA总线由于速度较慢已随着计算机的发展逐渐被淘汰。
随着计算机总线结构的变革，必将影响数控系统的体系结构，串行总线的应用将极大地改变现有的传统数控系统的结构形
式。串行总线连接引脚数量少，连接简单，成本较低，系统可靠性高，USB作为一种新的通用串行总线标准，应用越来越广
泛
[2]
。USB总线具有较强的纠错能力、速度快、不占用系统资源、驱动程序开发简单的特点，较好地满足了现代数控系统的要
求,因此，本文把USB这种新型接口和通讯方式应用到数控系统，设计了一种基于USB通讯的硬件高速精插补器。
1硬件精插补器的工作原理硬件精插补器的工作原理
硬件精插补器通过USB接口从上位PC机获取粗插补数据，由FPGA实现高速精插补输出。精插补器主要由USB接口芯
片、微控制器、数据缓存、FPGA等部分组成，如图1所示。各部分功能如下：
·微控制器通过USB从上位PC机获取粗插补数据和机床控制信息，通过数据缓存传送给FPGA；
·USB接口芯片负责处理所有与USB总线事务有关的任务，如总线唤醒、数据接受/发送、打包、CRC校验等；
·FPGA通过微控制器获取粗插补数据及机床控制信息，实现精插补输出；
·数据缓存用于缓存粗插补数据，以协调微控制器和精插补控制器的速度差异。
精插补器通过微控制器的固件程序和上位PC机应用程序及驱动程序的协调处理，完成高速的数据通讯。
2 硬件设计硬件设计
2.1 USB通讯接口设计
USB 外围接口芯片采用Philips公司的支持USB1.1协议的芯片PDIUSBD12（以下简称D12）, 该芯片性价比高，集成了
320字节的FIFO内存、SIE（Serial Interface Engine）、收发器以及电压调整器, 主端点有双缓存配置，增加吞吐量，容易实
现实时数据传输
[3]
。由于其为纯粹的USB外设接口芯片仅处理USB总线相关事务，必须有一个外部微处理器来进行协议处理和
数据交换，设计中采用PHILIPS公司内核基于8位80C51单片机增强型派生产品P89C58X2FN ，它完全保留了80C51指令系统
和硬件结构的大框架，而且它在多个方面进行了加强、扩展和创新。如片上的FLASH EPROM扩展到32KB，满足当今用嵌入
式高级语言对片上大存储容量的需要；6个中断源和4个中断优先级满足数控系统的多级中断要求；速度高达33M有利于提高
对D12的读写速度。
D12采用数据/地址总线复用方式和P89C58X2FN相连接，D12相当于一位（两个地址）的外部RAM,对D12的操作就像对
外部RAM操作一样，低位地址线P0.0通过373地址锁存后与D12的A0相连，高位P2.5产生片选信号,这样D12的地址为2000H
和2001H, D12的通信采用这样的方式：一个偶数地址表示送往D12的是读/写数据，一个奇数地址表示往D12 写入一个命令,这
是由D12的内部逻辑来实现的,即D12的数据地址为2000H,命令地址为2001H。D12的中断引脚接P89C58X2FN的外部中断1,要
注意的是中断只能采用电平触发方式,低电平有效。
2.2 FPGA设计
随着集成度高、速度快的可编程门阵列FPGA（FILED ROGRAMABLE GATE ARRAY）的出现和EDA工具的完善，使得
硬件电路的设计过程大大简化，并可通过波形仿真工具验证电路的功能正确性，有效地缩短了电路的开发周期，提高了设计的
灵活性，可弥补传统硬件插补器的缺点。因此，本文采用FPGA来实现精精插。具体设计中采用了ALTERA公司的FPGA芯片
EPF10K10LC84-4，可实现三轴直线、两轴圆弧联动精插补，产生进给序列脉冲，用于三轴步进或伺服电机的驱动控制。
2.2.1 精插补原理
评论0