没有合适的资源?快使用搜索试试~ 我知道了~
引言 在开放并且拥塞的无线信道中,为了得到更大的传输容量和更好的抗干扰能力,扩展频谱通信是很好的选择,J.P科斯塔在1959年就对此做出了科学的论断。本文将要介绍的无线终端设备,采用直接序列扩频和CCK调制技术,具有较强的抗干扰能力和抗多径能力,该设备用一块FPGA实现数字复接电路,并由单片机对整个设备进行控制,不但大大减小了电路体积,并且实现了在线可编程功能,可以方便地用于2M、2*2M、4*2M等多种数据业务,能够根据业务的不同,充分地利用传输信道,提高传输质量。 关键技术 直接序列扩展频谱是扩频技术的一种,其基本原理是用伪随机编码序列去调制载波。由于一般所使用的伪随机序列速率远大于
资源推荐
资源详情
资源评论
通信与网络中的高速无线扩频设备的研制通信与网络中的高速无线扩频设备的研制(图图)
引言 在开放并且拥塞的无线信道中,为了得到更大的传输容量和更好的抗干扰能力,扩展频谱通信是很好
的选择,J.P科斯塔在1959年就对此做出了科学的论断。本文将要介绍的无线终端设备,采用直接序列扩频和
CCK调制技术,具有较强的抗干扰能力和抗多径能力,该设备用一块FPGA实现数字复接电路,并由单片机对整
个设备进行控制,不但大大减小了电路体积,并且实现了在线可编程功能,可以方便地用于2M、2*2M、4*2M
等多种数据业务,能够根据业务的不同,充分地利用传输信道,提高传输质量。 关键技术 直接序列扩展频
谱是扩频技术的一种,其基本原理是用伪随机编码序列去调制载波。由于一般所使用的伪随机序列速率远大于
引言引言
在开放并且拥塞的无线信道中,为了得到更大的传输容量和更好的抗干扰能力,扩展频谱通信是很好的选择,J.P科斯塔
在1959年就对此做出了科学的论断。本文将要介绍的无线终端设备,采用直接序列扩频和CCK调制技术,具有较强的抗干扰
能力和抗多径能力,该设备用一块FPGA实现数字复接电路,并由单片机对整个设备进行控制,不但大大减小了电路体积,并
且实现了在线可编程功能,可以方便地用于2M、2*2M、4*2M等多种数据业务,能够根据业务的不同,充分地利用传输信道,
提高传输质量。
关键技术关键技术
直接序列扩展频谱是扩频技术的一种,其基本原理是用伪随机编码序列去调制载波。由于一般所使用的伪随机序列速率远
大于信码,所以经过调制以后,信号的能量被扩散到一个很宽的频带上,它的功率谱与噪声相似。在接收端,用与发送端同步
的相同的伪随机序列解调接收信号,则最终有用信号可以恢复为窄带的中频信号,而干扰信号则仍然为宽带信号,在通过一个
滤波器之后其大部分能量可被滤除。
CCK调制即complementary code keying(补码键控)调制,是由Intersil和Lucent公司建议,被IEEE802.11b所采用的一种新
的调制方案。补码又称为补码序列,对于一对由两个元素组成的等长度序列,如果它们对于任何给定的分割,一个序列中相同
的元素对和另外一个序列中不同的元素对的数量相等,那么这两个序列就是补码序列。补码序列有很强的位置对称性,自相关
性强,互相关性很弱,非常适于作为扩频通信中的伪随机序列码。如果补码序列的元素是具有相位参数的复数,那么构成的补
码序列就是多相补码序列。IEEE802.11b中的CCK调制采用的就是多相补码序列,其定义的码组就是一个包含四种相位0、
π/2、π、-π/2的复数码组。也就是说它的元素ai是{1,-1,j,-j}其中之一。因而,802.11b的CCK调制可以认为是MOK(M-ary
Orthogonal Keying)调制采用了复数符号结构的一种变型。下面列出的公式是802.11b所规定的码速为11M,补码长度为8的
CCK调制中所使用的补码序列的产生公式。
在数据速率为11Mbps时,发送的串行数据首先以字节为单位被分割。例如其中的一个字节为
(d7,d6,d5,d4,d3,d2,d1,d0),这里d0是最低位。这8个比特用来按表1所示的方案确定相位参数φ1~φ4。相位参数
的编码方案按照DQPSK调制,如表2所示。
然后,把得到的参数带入式(2)中去,就可以得到用于调制载波的补码列。例如,假定11Mbps模式下发送的数据为d7, d6,
d5, d4, d3, d2, d1, d0 = 1 0 1 1 0 1 0 1。那么按照表1和表2有,d1,d0 = 0 1,故1=π。同理可以得到:φ2 =π,φ3 = -
π/2,φ4=π/2。将这些相位参数代入到公式(1)中并化简可得到:
c={1,-1,j,j,-j,j,-1,-1}(2)
这就是用来调制载波进行扩频的补码序列。
在数字通信网中,为了扩大传输容量和提高传输效率常常需要把若干个低速数字信号合并成为一个高速数字信号,然后再
通过高速信道传输,这就是所谓的数字复接技术。数字复接是一种已经非常成熟的技术,广泛地应用于无线通信、光通信和微
波接力通信。图1是数字信号复接、分接示意图。
如图1所示,数字复接系统包括数字复接器(digital multiplexer)和数字分接器(digital demultiplexer)两部分。数字复接器是
把两个或多个低速的支路数字信号按照时分复用方式合并成为一路高速的合路数字信号的设备;数字分接器是把合路数字信号
分解为原来的支路数字信号的设备。数字复接器是由定时、调整和复接单元所组成;数字分接器是由同步、定时、分接和恢复
单元所组成。定时单元给设备提供统一的基准时间信号,同步单元给分接器提供与复接器基准时间同步的时间信号,调整单元
负责同步输入的各支路信号。恢复单元与调整单元相对,负责把分接出来的各支路信号复原。
在目前的数字电路中,专用集成电路ASIC得到广泛应用。但高速的ASIC只能实现某种特定的功能,设计完成后不能再对
其进行改动,灵活性和通用性受到限制;可编程处理器能够按照不同的算法完成相应的处理和控制操作,但性能相对较低。
“在线可配置(ICR)”可视为ASIC和可编程处理器的混合体,它综合了二者的优点。FPGA是实现在线可配置的核心,基于SRAM
结构的FPGA可以很容易地通过重新下载数据来更换功能,这样就可以将多项工作利用同一个硅片以时分复用的形式分别完
成,用较小规模的FPGA芯片来实现更大规模的数字时序系统。
设计方案设计方案
整个系统的各部分关系如图2所示,待发送的多路、并行低速数据经过数字复接之后合成为一路串行高速数据流,送入基
带处理模块(BBP)进行频谱扩展,然后经由调制模块调制到70M,最后送入射频模块进一步调制到更高的频率上发射出去。接
收的过程正好相反,宽带射频信号经过射频模块之后,变成70M中频信号,然后经过解调模块解调至基带,经解扩之后得到一
路高速串行数据,再由分接器分路成为多路、低速并行数据流提交给用户。
基带处理模块由一块Intersil公司的专用集成芯片HFA3863和相应的外围电路构成。HFA3863是具有Rake接收机和均衡器
资源评论
weixin_38661852
- 粉丝: 5
- 资源: 978
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功