EDA/PLD中的VHDL语言中信号设置的不同方式及注意事项
14 浏览量
2020-12-09
00:31:37
上传
评论
收藏 106KB PDF 举报
EDA/PLD中的中的VHDL语言中信号设置的不同方式及注意事项语言中信号设置的不同方式及注意事项
摘要：通过一个偶同位产生器逻辑功能的实现过程，介绍了VHDL语言中信号设置的不同方 式及注意事项，并
给出了完整的程序代码。 关键词：VHDL；程序 中图分类号：TP312 文献标识码：A 文章编号：1003-
353X(2002)03-0045-03 Different expression andsome advertences of VHDL for signals setting He Feng (The
34th Electronic Research Institute,Ministry of Information Industry,Gui
摘要：摘要：通过一个偶同位产生器逻辑功能的实现过程，介绍了VHDL语言
中信号设置的不同方 式及注意事项，并给出了完整的程序代码。
关键词：关键词：VHDL；程序
中图分类号中图分类号：TP312 文献标识码：A 文章编号：1003-353X(2002)03-
0045-03
Different expression andsome advertences of VHDL for signals
setting
He Feng
(The 34th Electronic Research Institute,Ministry of Information
Industry,Guilin 541004,China)
Abstract: This paper introduces how to use different expression of
VHDL to set signals based on the Even Parity Bit Generator design,
and the advertences and the whole programs are given.
Key words: VHDL；Program
1概述概述
VHDL是一种快速的电路设计工具，功能涵盖 了电路描述、电路合成、
电路仿真等三大电路设计工作。目前广泛使用的软件有Altera公司出品
的 MAX+PLUSII，Xinlinx公司的Foundation等。
VHDL语言中有两种基本的语句命令：并行同 时语句命令以及顺序语句
命令。两者之间最大的不同点是，并行同时语句命令就像是电路板的动
作方 式，不论几个命令，是一次且同时执行，产生结果；顺序语句命令
类似一般的程序语言，如Basic 等的执行方式，是一次一个命令，且依
书写方式由上而下地执行。
并行同时语句命令主要有以下几种表达方式： 直接设置语句(使用<=运
算符)、条件式信号设置语句(When-Else)与选择式信号设置语句 (With-
Select-When)等；
顺序语句命令主要有以下几种表达方式：Pro cess(过程)、If-Else(判断
比较)、Wait Until(等待)、Case-Is-When(描述选择)等。
熟练而灵活地使用上述两类命令，可以节省大 量的工作量，使程序简单
直观、可读性增强而且有利于提高程序的编译执行效率。
在数据通信过程中，同位器与同位检查器常用 于数据纠错。本文就以一
个简单偶同位产生器(Even Parity Bit Generator)真值表功能的实现方法
来探讨上述表达方式选择问题，以及编程 过程中的注意事项。
2编程举例编程举例
例：试设计VHDL程序完成如表1偶同位器的 真值表功能：
资源评论
