关于关于TTL和和CMOS门电路的逻辑输入端输入关系的总结门电路的逻辑输入端输入关系的总结
目录目录1.TTL门电路输入端2.CMOS门电路输入端3.三态输出门电路4.漏极开路输出门电路（OD）5.集电极开路输出门电路
（OC）6.CMOS和TTL对比
1.TTL门电路输入端门电路输入端
1.输入悬空输入悬空=输入高电平输入高电平
因为这时可以看作是输入端接了一个无穷大的电阻。
TTL反相器的输入端悬空(R=无穷)时，输出必为低电平。也就是说，从输出端看过去，相当于输入了高电平信号，所以TTL输
入悬空状态和输入高电平等效。
2.输入端是低电平串联输入端是低电平串联10KΩ电阻，相当于输入高电平电阻，相当于输入高电平
TTL门电路的输入端负载特性，只有在输入端接的串联电阻小于小于910Ω的时候，输入的低电平才能被门电路识别出来，串联电
阻再大的话就呈现高电平。（CMOS门电路不考虑这种特性情况）
有些题目或者书里可以简单认为，接地或低电平接电阻≤1kΩ时，相当于输入低电平；接地或低电平接电阻≥2kΩ时相当于高电
平。
当然了，如果是电源电压接一个电阻再输入电路，就是高电平。
3.输入端接地的情况输入端接地的情况
直接接地时，就是低电平
先经过一个电阻接地时，若电阻很小(几十Ω)，相当于低电平；电阻大(几千Ω)，相当于高电平
2.CMOS门电路输入端门电路输入端
1.输入端通常不允许悬空，否则逻辑关系乱套输入端通常不允许悬空，否则逻辑关系乱套
2.输入端接地，低电平输入端接地，低电平
由于CMOS的输入端接地时没有电流流过，即使加一个电阻，也是低电平状态。
3.输入低电平就是低电平，高电平就是高电平输入低电平就是低电平，高电平就是高电平
CMOS不考虑接了电阻时的特性情况。
3.三态输出门电路三态输出门电路
除了高低电平两个状态外，还有第三个状态，即高阻态。
1.EN表示控制端（使能端）。在电路图中加一个倒三角▽就表示三态门输出门（TSL门）。三态门是一个扩展逻辑功能的输出
级，也是一种控制开关，主要是用于总线的连接。
2.如果低电平有效，就在如果低电平有效，就在EN输入端加一个小圆圈。输入端加一个小圆圈。 没有小圆圈表示高电平有效，有小圆圈表示低电平有效。
3.高电平有效高电平有效是指，EN端输入是高电平时正常工作，输入低电平时呈高阻态。端输入是高电平时正常工作，输入低电平时呈高阻态。 反之就是低电平有效。
4.EN和EN’ 表示输入端，EN’ 是EN的非
5.可以实现总线结构（BUS）
总线只允许同时只有一个使用者。如果器件EN控制它不输出的话，它就处于高阻态，相当于没有接在总线上，不影响其它器
件的工作。
由于总线结构是只允许同时只有一个使用者的，故而不能实现线与，但是OD和OC电路可以实现线与。
6.例子
当EN=1，Y=AB
当EN=0，Y=高阻态
资源评论
