基于FPGA的AXI4总线时序设计与实现

VIP专享 2020-10-17 07:00:14 533KB PDF
493
收藏 收藏
举报

针对AXI4总线设备之间的高速数据传输需求,根据AXI4总线协议,设计实现了一种基于FPGA的AXI4总线读写时序控制方法。以FPGA为核心,采用VHDL语言,完成了满足AXI4总线协议的读猝发方式数据传输和写猝发方式数据传输时序控制模块的设计。利用FPGA内部嵌入式系统提供的高性能数据传输接口完成AXI4时序控制模块的功能验证。实际应用表明,依据提出的设计方法实现的读写时序控制模块能够满足AXI4总线协议规定的时序关系,实现数据的高速正确传输,总线数据传输速率能够达到1.09 GB/s。

...展开详情
试读 5P 基于FPGA的AXI4总线时序设计与实现
立即下载
限时抽奖 低至0.43元/次
身份认证后 购VIP低至7折
一个资源只可评论一次,评论内容不能少于5个字
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
  • 至尊王者

关注 私信
上传资源赚钱or赚积分
最新推荐
基于FPGA的AXI4总线时序设计与实现 (VIP专享) VIP下载
1/5
基于FPGA的AXI4总线时序设计与实现第1页

试读结束, 可继续读1页

(VIP专享) VIP下载