没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
基于FPGA的脉冲神经网络加速器设计
基于FPGA的脉冲神经网络加速器设计
研究论文
17 下载量
166 浏览量
2021-02-07
05:02:12
上传
评论
3
收藏
1.2MB
PDF
举报
温馨提示
立即下载
基于FPGA的脉冲神经网络加速器设计
资源推荐
资源评论
基于FPGA集群的脉冲神经网络仿真器设计.pdf
浏览:36
5星 · 资源好评率100%
基于FPGA集群的脉冲神经网络仿真器设计.pdf
基于FPGA的脉冲神经网络加速器设计.pdf
浏览:92
基于FPGA的脉冲神经网络加速器设计.pdf
基于FPGA的脉冲耦合神经网络的硬件实现
浏览:46
针对脉冲耦合神经网络(PCNN)具有神经元脉冲同步激发、适合硬件实现的特点,提出了一种基于FPGA的PCNN实时处理系统。系统设计了时钟分频、串口通信、串并转换、PCNN结构和VGA显示等功能模块,利用Verilog语言完成各个模块的硬件描述,并在ModelSim10.0c环境下进行了仿真,最后在Altera Cyclone II开发平台上对系统进行了验证。实验结果表明,该系统完成了PCNN的FP
基于FPGA的神经网络CNN加速器
浏览:128
5星 · 资源好评率100%
基于FPGA的神经网络CNN加速器,基于FPGA的神经网络CNN加速器,基于FPGA的神经网络CNN加速器,基于FPGA的神经网络CNN加速器,基于FPGA的神经网络CNN加速器,基于FPGA的神经网络CNN加速器。
采用FPGA实现脉动阵列
浏览:181
微电子学的发展彻底改变了计算机的设计:集成电路技术增加了能够安装到单个芯片中的元器件数目及其复杂度。因此,采用这种技术可以构建低成本、专用的外围器件,从而迅速地解决复杂的问题。
Matlab代码verilog-ece5760_website:ece5760_website
浏览:45
Matlab代码verilog ECE 5760:纸牌识别 介绍 对于ECE 5760的最终项目,我们从,并建立了一个识别纸牌上字母数字字符的系统-但无需使用OpenCV。 该项目旨在成为在DE1-SoC板上实现自动二十一点播放器的第一步。 我们之所以选择这个项目,是因为我们希望结合DE1-SoC板的独特功能,并实施一个涉及计算机视觉,并行化和用户交互的项目。 我们的项目实现分布在FPGA和HPS
尖峰神经网络Verilog代码实现----
浏览:121
3星 · 编辑精心推荐
尖峰神经网络Verilog代码实现
基于脉动阵列的卷积计算模块硬件设计
浏览:170
针对FPGA实现卷积神经网络中卷积计算的过程中,高并行度带来长广播、多扇入/扇出的数据通路问题,采用脉动阵列来实现卷积神经网络中卷积计算模块,将权重固定到每个处理单元中,并按照输入和输出特征图的维度来设置脉动阵列的大小,最后通过Vivado高层次综合实现卷积计算模块的硬件设计。实验结果表明,本设计在实现1级流水化时序要求的同时,具有较低的资源占用和良好的扩展性。
利用FPGA中的流水线技巧实现乘法(VerilogHDL)
浏览:24
4星 · 用户满意度95%
为了提高频率,fpga中常常用到流水线等技巧,本代码实现了流水线模式的乘法操作
用Verilog实现阵列乘法器
浏览:103
3星 · 编辑精心推荐
用Verilog实现阵列乘法器,采用的是流水线的做法
一种基于FPGA的CNN加速器设计.pdf
浏览:62
一种基于FPGA的CNN加速器设计.pdf
基于FPGA的递归神经网络加速器的研究进展
浏览:156
递归神经网络(RNN)近些年来被越来越多地应用在机器学习领域,尤其是在处理序列学习任务中,相比CNN等神经网络性能更为优异。但是RNN及其变体,如LSTM、GRU等全连接网络的计算及存储复杂性较高,导致其推理计算慢,很难被应用在产品中。一方面,传统的计算平台CPU不适合处理RNN的大规模矩阵运算;另一方面,硬件加速平台GPU的共享内存和全局内存使基于GPU的RNN加速器的功耗比较高。FPGA 由于
基于FPGA的神经网络的加速器项目源码.zip
浏览:187
5星 · 资源好评率100%
基于FPGA的神经网络的加速器项目源码.zip 代码完整下载可用,确保可以运行。 基于FPGA的神经网络的加速器项目源码.zip 代码完整下载可用,确保可以运行。基于FPGA的神经网络的加速器项目源码.zip 代码完整下载可用,确保可以运行。基于FPGA的神经网络的加速器项目源码.zip 代码完整下载可用,确保可以运行。基于FPGA的神经网络的加速器项目源码.zip 代码完整下载可用,确保可
基于FPGA的卷积神经网络并行加速器设计.pdf
浏览:6
基于FPGA的卷积神经网络并行加速器设计.pdf
基于ZYNQ的卷积神经网络硬件加速器,基于FPGA的卷积神经网络加速器的设计与实现
浏览:10
5星 · 资源好评率100%
基于ZYNQ实现了软硬协同的硬件加速器系统,实现对于LeNet-5卷积神经网络识别MNIST手写集的加速。PL端实现卷积层、池化层、全连接层的并行加速,PS端实现验证测试流程的控制。两者通过AXI总线连接,实现控制信识别结果的传递
专用于CNN的高性能脉动阵列加速器
浏览:168
专用于CNN的高性能脉动阵列加速器
Matlab代码生成fpga-HLS_designs:Cholesky,LU和QR分解的脉动阵列实现
浏览:146
Matlab代码生成fpga HLS_designs 使用HLS进行Cholesky,LU和QR分解的脉动阵列实现 开始吧 环境 Ubuntu 16.04.5 LTS Xilinx Vivado HLS v2017.4 Matlab R2017a 目录树 在每个设计文件夹中,这是: |-- Design_Folder/ |- common/ |- model4x4/ |- template/ co
基于FPGA的卷积神经网络加速器.caj
浏览:135
基于FPGA的卷积神经网络加速器.caj
基于FPGA的卷积神经网络加速器
浏览:47
5星 · 资源好评率100%
基于FPGA的卷积神经网络加速器
基于FPGA的卷积神经网络硬件加速器设计.pdf
浏览:110
5星 · 资源好评率100%
基于FPGA的卷积神经网络硬件加速器设计.pdf
基于FPGA的深度学习加速器设计与实现
浏览:22
现场可编程门阵列FPGA作为常用的加速手段之一,具有高性能、低功耗、 可编程等特点。本文采用FPGA设计针对深度学习通用计算部分的加速器,主要工作有: 1)、分析深度神经网络、卷积神经网络的预测过程和训练过程算法共性和特 性,并以此为基础设计FPGA运算单元,算法包括前向计算算法、本地预训练算法和全局训练算法。 2)、根据FPGA资源情况设计基本运算单元,包括前向计算单元和权值更新 运算单元。运算
基于FPGA的递归神经网络加速器的研究进展.pdf
浏览:38
基于FPGA的递归神经网络加速器的研究进展.pdf
基于FPGA的深度学习加速器
浏览:102
基于FPGA的深度学习加速器,基于FPGA的深度学习加速器,基于FPGA的深度学习加速器,基于FPGA的深度学习加速器,基于FPGA的深度学习加速器,基于FPGA的深度学习加速器。
基于FPGA的卷积神经网络加速器.pdf
浏览:172
基于FPGA的卷积神经网络加速器.pdf
基于FPGA的HLS CNN加速器
浏览:101
5星 · 资源好评率100%
一个HLS设计的卷积神经网络加速器,并在zynq7020开发板上部署成功。数据集采用的是MNIST手写体,加速的网络为一个拥有4层卷积,2层池化和1层全连接层的自定义小网络,适合初学者学习。
基于FPGA的子带滤波硬件加速器设计.pdf
浏览:94
基于FPGA的子带滤波硬件加速器设计.pdf
稀疏神经网络加速器设计.pdf
浏览:158
稀疏神经网络加速器设计.pdf
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
weixin_38619613
粉丝: 6
资源:
948
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
数据库实验报告三.doc
数据库应用程序设计作业.doc
施工图审查信息化管理平台整体解决方案.doc
visualize1.py
物联网分布式系统应用.pptx
物联网在医疗健康中的应用-第1篇概述.pptx
11_4.ide
物联网在智能家居中的应用-第1篇概述.pptx
unity10000个常用汉字
使用C#调用python操作
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功