基于多相滤波的数字接收机的FPGA实现

摘要：给出了一种基于多相滤波的数字信道化接收机的实现方法，系统的处理带宽为875MHz，解决了高速ADC与FPGA处理速度之间的矛盾。为了克服信道化接收机的接收盲区，采用信道重叠的方法，连续覆盖瞬时带宽。在信道化 本文探讨了基于多相滤波的数字接收机的FPGA实现技术，着重解决高速ADC（模拟数字转换器）与FPGA处理速度不匹配的问题。在系统处理带宽为875MHz的情况下，通过多相滤波的方式，有效地解决了这一矛盾。 数字信道化接收机是一种全概率频分信道化接收机，它克服了传统并行多通道接收机的设备复杂性、性能不一致和可靠性差等问题。这种接收机具备大瞬时带宽、高灵敏度和大动态范围，能处理同时到达的信号，进行精确的参数测量和一定程度的信号识别。然而，直接信道化方法由于运算量大、输出速率与采样速率相同，实现难度较高，而基于多相滤波的信道化接收机则在滤波前抽取，运算量小，输出速率低，更适合FPGA实现。 文中采用信道频率重叠的方法，以连续覆盖瞬时带宽，消除接收盲区。通过Rife算法进行测频，结合信道重叠特性，可以有效去除虚假信号。系统设计的带宽为875MHz，能够处理两个同时到达的信号，并实时生成脉冲描述字（PDW）。 在硬件实现上，采用Xilinx公司的FPGA进行设计，主要包括以下模块： 1. 串/并转换模块，用于降低数据速率，将高速数据流转换为并行处理，每路数据速率降低至125 MSPS。 2. 多相滤波模块，由两级乘法器、FIR滤波器和16点并行FFT组成，实现高效的多相滤波。 3. 信号检测模块，通过幅度门限检测判断信道是否存在信号，并测量到达时间和脉冲宽度，利用最小脉宽检测电路剔除“兔耳效应”和噪声。 4. 数据选择模块，选择有信号的信道数据，减少后续测频模块的数量。 5. 瞬时测频模块，运用Rife算法估计信号瞬时频率，消除镜像信号影响。 6. 脉冲描述字形成模块，将捕获的脉冲参数编码成PDW输出。 通过FPGA仿真验证，设计满足了理论要求，实现了大带宽接收和实时处理，为数字信道化接收机的数字化、软件化和小型化发展提供了重要的技术基础。这种方法不仅提高了接收机的性能，还节省了硬件资源，具有良好的应用前景。