数据转换/信号处理中的基于FPGA的超宽带数字下变频设计
180 浏览量
2020-10-20
07:43:32
上传
评论 2
收藏 270KB PDF 举报
数据转换数据转换/信号处理中的基于信号处理中的基于FPGA的超宽带数字下变频设计的超宽带数字下变频设计
摘要：本文介绍了基于FPGA、以并行多相滤波结构为算法基础的超宽带数字下变频技术。设计过程包括高速
AD信号降速预处理，应用SysGen开发环境完成的数字混频、多相滤波和数据抽取，并通过仿真验证了算法的
可行性。 1.引言 随着雷达应用需求的提高和数字信号处理技术的迅速发展，对雷达接收系统的设计也
越来越希望符合软件无线电的设计思想，即将ADC尽可能靠近天线，将接收到的模拟信号尽早数字化。 数
字化的中频信号通常基于FPGA实现数字下变频获得基带I/Q信号，但随着信号载频和带宽的不断提高，也需要
更加高速的ADC完成信号采样，于是对数字下变频的处理要求也越来越高。在超宽带雷达接收系统中
摘要：本文介绍了基于 摘要：本文介绍了基于FPGA、以并行多相滤波结构为算法基础的超宽带数字下变频技术。设计过程包括高速、以并行多相滤波结构为算法基础的超宽带数字下变频技术。设计过程包括高速AD信号降信号降
速预处理，应用速预处理，应用SysGen开发环境完成的数字混频、多相滤波和数据抽取，并通过仿真验证了算法的可行性。开发环境完成的数字混频、多相滤波和数据抽取，并通过仿真验证了算法的可行性。
1.引言
随着雷达应用需求的提高和数字信号处理技术的迅速发展，对雷达接收系统的设计也越来越希望符合软件无线电的设计思
想，即将ADC尽可能靠近天线，将接收到的模拟信号尽早数字化。
数字化的中频信号通常基于FPGA实现数字下变频获得基带I/Q信号，但随着信号载频和带宽的不断提高，也需要更加高
速的ADC完成信号采样，于是对数字下变频的处理要求也越来越高。在超宽带雷达接收系统中，高速的数据率使得基于FPGA
的宽带数字下变频算法已不再适合采用传统的串行结构实现，本文介绍了一种基于并行多相滤波结构的超宽带数字下变频设计
方法，其并行的流水处理方式使得高速数据无需缓存，处理带宽也相应大大提高。
2.设计原理
根据带通采样定理，在数字中频接收系统中采样率s f 与信号中频c f .满足（其中M为正整数）时，数字混频算法最为简
单，尤其是在采样率较高的超宽带数字接收系统中，满足此条件可以简化设计、便于工程实现。
在本文的超宽带数字接收系统中，采样率和接收带宽都较大，低通滤波器设计采用多相结构。设低通滤波器的冲激响应为
h（n），其Z变换为：
这样即完成滤波器系数的多相分解，在工程实现时在工程实现时，可以根据需要采用先抽取再滤波的方式降低对硬件处理
速度的要求，并提高实时处理能力。
数字下变频仿真和设计主要基于FPGA系统级设计工具System Generator（SysGen）完成，它能够实现从算法模型向
FPGA硬件的直接迁移。工程实现主要包含数字混频、并行多相滤波和数据抽取三部分，其中数字混频过程同时实现了2倍抽
取，并行多相滤波后得到大带宽信号的基带I/Q数据，再对此基带信号进行2倍或多倍抽取即可实现对较小带宽的抽取。以并行
八相滤波分解结构为例，数字下变频算法结构如图1所示。
3.算法实现
本文的超宽带数字接收系统中，要求信号中频为400MHz,采样率为1600MHz,输入信号带宽包含600MHz和350MHz两
种。根据后续处理系统需求，数字下变频后对基带信号分别进行2倍和4倍抽取，抽取后的数据率分别为800MHz和400MHz.
高速ADC选择TI公司的ADC083000,其采样率和全功率带宽均达到3GHz;FPGA选择Xilinx公司Virtex-6系列的
XC6VSX315T,其具有较多的DSP48E资源，非常适合用于数字下变频算法中占用资源较多的数字滤波器设计。
3.1 高速数字信号预处理
资源评论
