采用555时基的抗干扰定时器电路设计

在运用555时基电路设计而成的定时器电路中，一般都将555时基电路连接成单稳态触发器，这样连接使得电路设计简单，只需要几个电阻器和电容器就能实现触发功能，但同时也存在外部对555时基电路2脚的干扰问题，本电路巧妙的利用了555时基电路4脚的强制复位的功能来实现抗干扰的定时器电路。