没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
其它
Verilog HDL基础教程之：时序逻辑电路
Verilog HDL基础教程之：时序逻辑电路
verilog
基础教程
时序逻辑电路
5 下载量
155 浏览量
2020-08-05
18:35:51
上传
评论
收藏
35KB
PDF
举报
温馨提示
立即下载
本文介绍了Verilog HDL的时序逻辑电路
资源推荐
资源评论
verilog基础教程
浏览：4
5星 · 资源好评率100%
目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Veril
时序逻辑电路
浏览：44
数字电路基础之时序逻辑电路讲义来自中国科学技术大学
Verilog HDL实用教程
浏览：141
本教材介绍在专用集成电路（ASIC：Application Specified Integrated Circuit）设计领域应用最 广的硬件描述语言Verilog HDL。掌握这种语言后，可以像编制一个软件程序一样对一个电子系统的结构或功能进行描述，通过功能仿真、逻辑综合、版图综合、时序验证等一系列后续工作，借助电子设计自动化EDA（Electronic Design Automation）工具
Verilog时序电路及状态机设计
浏览：135
3星 · 编辑精心推荐
Verilog时序电路及状态机设计，有关FPGA中状态机
组合-时序逻辑电路Verilog-Testbench代码_带仿真代码和波形_
浏览：155
组合-时序逻辑电路Verilog-Testbench代码_带仿真代码和波形_
verilog HDL设计进阶练习
浏览：15
5星 · 资源好评率100%
练习一．简单的组合逻辑设计 目的: 掌握基本组合逻辑电路的实现方法。 练习二. 简单时序逻辑电路的设计 目的：掌握基本时序逻辑电路的实现。 练习三. 利用条件语句实现较复杂的时序逻辑电路 目的：掌握条件语句在Verilog HDL中的使用。 练习四. 设计时序逻辑时采用阻塞赋值与非阻塞赋值的区别 目的：1.明确掌握阻塞赋值与非阻塞赋值的概念和区别； 练习五. 用always块实现较复杂的组
Verilog HDL的基础教程
浏览：27
Verilog HDL基础教程 解压密码:www.elecfans.com
Verilog_HDL_那些事儿_时序篇
浏览：178
5星 · 资源好评率100%
Verilog_HDL_那些事儿_时序篇
新编计算机基础教程—时序逻辑电路.ppt
浏览：35
新编计算机基础教程—时序逻辑电路.ppt
Verilog HDL那些事 - 时序篇 V2.0
浏览：160
详细解析verilog时序知识，让你的CPLD/FPGA设计能力发生质的改变。
【考研复习资源】数字系统设计与Verilog HDL （第7版）PPT
浏览：132
数字系统设计与Verilog HDL （第7版）PPT资源是一份关于数字系统设计和Verilog HDL的详细教程，由知名专家John F. Wakerly教授编写。该PPT资源涵盖了数字系统设计的核心知识点，包括逻辑代数、组合逻辑、时序逻辑、...
FPGA学习推荐：《HELLO FPGA》v3.0.zip
浏览：64
5星 · 资源好评率100%
接下来在组合逻辑电路的基础上,我们又进一步了解学习时序逻辑电路,时序逻辑电路不同于组合逻辑电路,时序逻辑电路能做到组合电路做不到的事情,那就是让电路具有“记忆”功能,如寄存器、计数器等。最后,我们深入探讨...
Xilinx FPGA开发实用教程
浏览：33
《Xilinx FPGA开发实用教程》系统讲述了Xilinx FPGA的开发知识,包括FPGA开发简介、Verilog HDL语言基础、基于Xilinx芯片的HDL语言高级进阶、ISE开发环境使用指南、FPGA配置电路及软件操作、在线逻辑分析仪ChipScope...
FPGA开发使用教程
浏览：154
5星 · 资源好评率100%
包括FPGA基础知识、VerilogHDL语言基础、基于Xilinx芯片的HDL语言高级进阶、ISE开发环境使用指南、FPGA配置电路及软件操作、在线逻辑分析仪ChipScope的使用、基于FPGA的数字信号处理技术、基于System Generator的DSP...
Verilog_HDL_那些事儿_时序篇v2
浏览：97
Verilog_HDL_那些事儿_时序篇v2 非常不错 一共四篇 这是第一篇
5-Verilog HDL时序逻辑与组合逻辑设计.7z
浏览：112
时序逻辑与组合逻辑描述方式，Verilog HDL，Vivado仿真。
verilog hdl 代码集.rar_Verilog代码_verilog hdl_时序逻辑电路_组合逻辑 电路
浏览：160
5星 · 资源好评率100%
Verilog HDL时序逻辑电路 组合逻辑电路 仿真代码
Verilog HDL异步设计与同步设计的时序分析
浏览：52
5星 · 资源好评率100%
（1） 理解亚稳态产生的物理意义 （2） 理解触发器本身的建立时间和保持时间以及异步复位恢复的概念 （3） 理解亚稳态恢复和同步寄存器的概念 （4） 理解组合逻辑的延迟产生的原理，掌握系统时钟频率的计算 （5） 理解并掌握时钟偏斜和抖动及其对时钟频率的影响 （6） 理解提高系统时钟频率的两种方法 （7） 了解False Path和多时钟周期的概念，知道使用False Path和多时钟周期进行时序约
第10章时序和延迟EDA技术与Verilog HDL语言.ppt
浏览：155
第10章时序和延迟EDA技术与Verilog HDL语言
Xilinx FPGA开发实用教程2
浏览：12
3星 · 编辑精心推荐
《Xilinx FPGA开发实用教程》系统讲述了Xilinx FPGA的开发知识,包括FPGA开发简介、Verilog HDL语言基础、基于Xilinx芯片的HDL语言高级进阶、ISE开发环境使用指南、FPGA配置电路及软件操作、在线逻辑分析仪ChipScope...
Xilinx FPGA开发实用教程_[田耘 著][清华大学出版社][2008][625页].part4.rar
浏览：53
5星 · 资源好评率100%
包括FPGA开发简介、Verilog HDL语言基础、基于Xilinx芯片的HDL语言高级进阶、ISE开发环境使用指南、FPGA配置电路及软件操作、在线逻辑分析仪ChipScope的使用、基于FPGA的数字信号处理技术、基于System Generator的...
Xilinx FPGA开发实用教程（第2版）代码
浏览：46
3星 · 编辑精心推荐
系统地论述了Xilinx FPGA开发方法、开发工具、实际案例及开发技巧，内容涵盖Xilinx器件概述、VerilogHDL开发基础与进阶、Xilinx FPGA电路原理与系统设计、基于ISEFoundation的逻辑设计、时序分析、逻辑开发专题、...
XilinxFPGA 删除了
浏览：145
《XilinxFPGA开发实用教程》系统讲述了XilinxFPGA的开发知识,包括FPGA开发简介、VerilogHDL语言基础、基于Xilinx芯片的HDL语言高级进阶、ISE开发环境使用指南、FPGA配置电路及软件操作、在线逻辑分析仪ChipScope的...
xilinx FPGA开发实用教程
浏览：4
Xilinx FPGA开发实用教程》系统讲述了Xilinx FPGA的开发知识,包括FPGA开发简介、Verilog HDL语言基础、基于Xilinx芯片的HDL语言高级进阶、ISE开发环境使用指南、FPGA配置电路及软件操作、在线逻辑分析仪ChipScope的...
Verilog_HDL_那些事儿_时序篇v2_HDL那些事儿_fpga_fpga静态时序分析_V2_FPGA那些事儿_
浏览：59
5星 · 资源好评率100%
详解 fpga开发中的 时序问题 讲的挺好的
verilog程序设计实例学习基础教程FPGA教学实验Verilog HDL例程源码合集.zip
浏览：191
5星 · 资源好评率100%
verilog程序设计实例学习基础教程FPGA教学实验Verilog HDL例程源码合集: accn.v account.v add4_1.v add4_2.v add4_3.v add8.v add8_tp.v adder.v adder16.v adder4.acf adder4.hif adder4.ndb adder4.v adder8.v adder_tp.v add_ahead.v a
为什么在 Verilog HDL 设计中一定要用同步而不能用异步时序逻辑？
浏览：27
5星 · 资源好评率100%
同步时序逻辑是指表示状态的寄存器组的值只可能在确定的触发条件发生时刻改变。只能由时钟的正跳沿或负跳沿触发的状态机就是一例。always @(posedge clock) 就是一个同步时序逻辑的触发条件, 表示由该 always 控制的 begin end 块中寄存器变量重新赋值的情形只有可能在 clock 正跳沿发生。 而异步时序逻辑是指触发条件由多个控制因素组成，任何一个因素的跳变都可以引起触
CombinationalCircuitsSimulation：这是一个总结Verilog HDL代码的存储库，可通过仿真设计组合逻辑电路
浏览：109
组合电路模拟 这是一个总结Verilog HDL代码以设计具有仿真功能的组合逻辑电路的存储库。 推荐给参加数字系统/电路课程的学生。 Verilog HDL代码 使用Quartus ||的仿真结果9.0 报告随附为ENCS234课程的作业
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
weixin_38582716
粉丝: 6
资源:
929
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
基于python实现k近邻算法实现手写数字识别系统
LabVIEW动态调用子VI并插入主VI前面板-编程实例
工作计划管理系统xls表
CLion的详细介绍.zip
缺失值处理(判断-加载-可视化) 数据集
broadcom-sta-dkms.zip
base.apk.1.1.1
rabbitmq专栏 001 rabbitmq减库存demo direct
基于stm32的环境监测系统
躲避球球 kmfdjblkdsk
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
