基于CPLD&FPGA的出租车计费器

：介绍一种以单片机AT89S52为核心的多功能出租车计价器的设计，阐述软硬件设计过程中关键技术的处理。 仿真结果表明该计价器具有集计程、计时、计费、存储、查看、统计等多种计量功能，并且具有超速提醒、防

EDA/PLD中的基于CPLD/FPGA的出租车计费器

随着EDA技术的高速发展，电子系统的设计技术和工具发生了深刻的变化，大规模可编程逻辑器件CPLD／FPGA的出现，给设计人员带来了诸多方便。利用它进行产品开发，不仅成本低、周期短、可靠性高，而且具有完

基于CPLD/FPGA的USB读写控制器

本文介绍了基于CPLD/FPGA的USB读写控制器

基于 CPLD_FPGA 的数字通信系统建模与设计

第1章 绪论 第2章 通信系统的VHDL建模 第3章 常用基本电路模块的建模与设计 第4章 基带信号的编、译码建模与设计 第5章 数字复接技术及其建模与设计 第6章 同步技术与VHDL设计 第7章 数

基于CPLD/FPGA器件的自动增益控制的探讨.pdf

基于CPLD/FPGA器件的自动增益控制的探讨

EDA/PLD中的基于CPLD／FPGA的出租车计费器系统的设计实现

1 引言 　　随着EDA技术的发展及大规模可编程逻辑器件CPLD／FPGA的出现，电子系统的设计技术和工具发生了巨大的变化，通过EDA技术对CPLD／FP-GA编程开发产品，不仅成本低、周期短、可靠性

基于CPLD_FPGA的数字通信系统建模与设计

本书主要介绍了适于cpld/fpga的数字通信系统的设计原理与建根方法。从通信系统的组成、EDA概述及建模的概念开始(第1—2章)，围绕数字通信系统的vhdl设计结建模两条主线

论文研究- CPLD/FPGA在数字通信系统的应用 .pdf

CPLD/FPGA在数字通信系统的应用，朱江，候朋，本文对汉明码编码器的实现进行了研究，提出了汉明码编码实现的方法，用Verilog HDL设计了汉明码编码器并给出性能分析。实验仿真结果�

基于CPLD/FPGA的多串口设计与实现[图]

在工业控制中如何提高一对多的串口通讯可靠性和系统的集成性成为研究热点。本文利用嵌入式技术，提出基于CPLD/FPGA的多串口扩展设计方案。实现并行口到多个全双工异步通讯口之间的转换，并根据嵌入式系统实

EDA/PLD中的基于CPLD/FPGA的多功能分频器的设计与实现

引言 　　分频器在CPLD/FPGA设计中使用频率比较高，尽管目前大部分设计中采用芯片厂家集成的锁相环资源 ，但是对于要求奇数倍分频（如3、5等）、小数倍（如2.5、3.5等）分频、占空比50%的应用

基于CPLD/FPGA的多功能分频器的设计与实现

分频器在CPLD/FPGA设计中使用频率比较高,尽管目前大部分设计中采用芯片厂家集成的锁相环资源 ,但是对于要求奇数倍分频（如3、5等）、小数倍（如2.5、3.5等）分频、占空比50%的应用场合却往往

EDA/PLD中的基于CPLD/FPGA的半整数分频器的设计

摘要：简要介绍了CPLD/FPGA器件的特点和应用范围，并以分频比为2.5的半整数分频器的设计为例，介绍了在MAX+plus II开发软件下，利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑

基于CPLD／FPGA的多串口设计与实现

在工业控制中如何提高一对多的串口通讯可靠性和系统的集成性成为研究热点。本文利用嵌入式技术，提出基于CPLD／FPGA的多串口扩展设计方案。实现并行口到多个全双工异步通讯口之间的转换，并根据嵌入式系统实

MCS-51单片机与CPLD/FPGA接口逻辑设计

在功能上，单片机与大规模CPLD有很强的互补性。单片机具有性能价格比高、功能灵活、易于人机对话、良好的数据处理能力潍点；CPLD/FPGA则具有高速、高可靠以及开发便捷、规范等优点。以此两类器件相结合

（完整版）手把手教你学CPLD FPGA与单片机联合设计

共享服务网友，这是完整版，看了后还是很不错的，希望大学喜欢，也希望大家评论一下，感谢

基于Quartus II的FPGA/CPLD 设计（扫描版PDF）

基于Quartus II的FPGA/CPLD 设计 作者:李洪伟 袁斯华 第1章 可编程器件及EDA工具概述 1.1可编程器件及其特征 1.1.1 CPLD 1.1.2 FPGA 1.2 EDA技术简

EDA/PLD中的VGA图像控制器的CPLD/FPGA设计与实现

摘 要： 本文介绍了一种利用可编程器件CPLD/FPGA实现VGA图像控制器的VHDL设计方案，并给出了一些重要模块的VHDL源程序。 关键词： VGA；VHDL；CPLD/FPGA；仿真综合；EDA

EDA/PLD中的基于CPLD／FPGA的VHDL语言电路优化设计

0 引  言 　　VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工业标准硬件描述语言，是随着可编

JLINK的CPLD/FPGA源码

VHDL格式，网上流传的经典版本，想山寨或者想了解下载流程，都很有用

EDA/PLD中的基于CPLD/FPGA的三相SPWM波形发生器的设计与实现

在工农业生产中广泛使用三相交流异步电动机，其调速比直流电机相对复杂。三相交流异步电动机的调速技术主要采用交-直-交变频调速技术。有V/F 控制变频调速和更高性能的矢量控制调速。交-直-交V/F 控制变

基于CPLD/FPGA高速数据采集系统的设计

本系统采用ARM+单片机+CPLD／FPGA的设计方案，其高速数据处理的任务可以由下位机独立完成，并且系统带有大屏幕液晶显示器，因而脱离PC机在断电的情况下也可以正常使用。该采集卡具备实时采集、自动存

基于CPLD／PPGA的出租车计费系统

绍了出租车计费器系统的组成及工作原理，简述了在EDA平台上用单片CPLD器件构成该数字系统的设计思想和实现过程。论述了车型调整模块、计程模块、计费模块、译码动态扫描模块等的设计方法与技巧。

EDA/PLD中的基于单片机的CPLD/FPGA被动串行下载配置的实现

介绍采用AT89S2051单片机配合串行E2PROM存储器，实现CPLD/FPGA器件的被动串行模式的下载配置，阐述了其原理及软硬件设计。    1引言         随着电子技术的发展，当前数字系

EDA/PLD中的CPLD/FPGA器件的开发过程

实现PLD器件功能最关键的技术是计算机辅助设计（CAD）。CAD技术和设计软件及开发环境对于 CPLD/FPGA的设计至关重要，尤其是FPGA器件更依赖于开发软件，CPLD/FPGA器件厂商都推出了自

EDA/PLD中的CPLD/FPGA器件的配置方法

CPLD和FPGA都支持边界扫描（JTAG）模式，JTAG端口用于边界扫描测试、器件配置、应用诊断等，符合IEEE 1532/IEEE 1149，1规范。每个CPLD/FPGA器件都有专用的JTAG端

EDA/PLD中的基于CPLD／FPGA的CMI编码设计与实现

0 引言 　　CMI码是传号反转码的简称，它是一种应用于PCM四次群和光纤传输系统中的常用线路码型，具有码变换设备简单、有较多的电平跃变，含有丰富的定时信息，便于时钟提取，有一定的纠错能力等优点。 　

Keil5安装包

Keil5安装包，附带STM31F1、STM32F4支持包以及破解软件。