FPGA中的时序分析(四)

所需积分/C币:9 2020-07-17 21:14:34 65KB PDF
收藏 收藏
举报

那么提高Fmax可以通过两种方法解决:(1)将两个时序逻辑之间的大组合逻辑分为两个小的逻辑,即采用流水线设计方法 ;(可以在组合逻辑的两端加上寄存器,这样可以增加时序余量) ;(2)更改时序约束或者更改一些综合或者实现选项,让开发工具去解决问题,如下图进行相关设置。

...展开详情
试读 5P FPGA中的时序分析(四)
立即下载 低至0.43元/次 身份认证VIP会员低至7折
    抢沙发
    一个资源只可评论一次,评论内容不能少于5个字
    weixin_38564826 你的留言是对我莫大的支持
    2020-07-17
    • 分享王者

      成功上传51个资源即可获取
    关注 私信 TA的资源
    上传资源赚积分,得勋章
    最新推荐
    FPGA中的时序分析(四) 9积分/C币 立即下载
    1/5
    FPGA中的时序分析(四)第1页
    FPGA中的时序分析(四)第2页

    试读已结束,剩余3页未读...

    9积分/C币 立即下载 >