嵌入式系统/ARM技术中的嵌入式视频系统中SDRAM的时序控制研究方案
8 浏览量
2020-10-20
03:17:09
上传
评论
收藏 162KB PDF 举报
嵌入式系统嵌入式系统/ARM技术中的嵌入式视频系统中技术中的嵌入式视频系统中SDRAM的时序控的时序控
制研究方案制研究方案
导读：在高速数字视频系统应用中，使用大容量存储器实现数据缓存是一个必不可少的环节。SDRAM就是经常
用到的一种存储器。 但是，在主芯片与SDRAM之间产生的时序抖动问题阻碍了产品的大规模生产。在数字
电视接收机的生产实际应用中，不同厂家的PCB板布线、PCB材料和时钟频率的不同，及SDRAM型号和器件一
致性不同等原因，都会带来解码主芯片与SDRAM间访问时序的抖动问题。 数字电视系统 SDRAM时序
控制 AVIA9700内集成了一个SDRAM控制器，该控制器提供一套完整的SDRAM接口。AVIA9700与
SDRAM接口中的控制线、地址线和数据线都同步在MCLK时钟上。图1
导读：在高速数字视频系统应用中，使用大容量存储器实现数据缓存是一个必不可少的环节。导读：在高速数字视频系统应用中，使用大容量存储器实现数据缓存是一个必不可少的环节。SDRAM就是经常用到的一种存就是经常用到的一种存
储器。储器。
但是，在主芯片与SDRAM之间产生的时序抖动问题阻碍了产品的大规模生产。在数字电视接收机的生产实际应用中，不
同厂家的PCB板布线、PCB材料和时钟频率的不同，及SDRAM型号和器件一致性不同等原因，都会带来解码主芯片与
SDRAM间访问时序的抖动问题。
数字电视系统
SDRAM时序控制
AVIA9700内集成了一个SDRAM控制器，该控制器提供一套完整的SDRAM接口。AVIA9700与SDRAM接口中的控制线、
地址线和数据线都同步在MCLK时钟上。图1是用两片16位SDRAM组合形成32位数据线的典型连接示意图。
图1 SDRAM与AVIA9700典型链接示意图
SDRAM控制线
正确读写时序条件
AVIA9700解码芯片访问SDRAM的时序如图2所示。
图2 AVIA9700访问SDRAM时序示意图
资源评论
