EDA/PLD中的关于Verilog简易UART的FPGA/CPLD实现

所需积分/C币:9 2020-10-23 02:03:04 52KB PDF
0
收藏 收藏
举报

测试平台:MACHXO640   可编程语言:Verilog   随机测试:是   波特率:9600   误码率:<1%oooooo   目标:在xo640上实现一个简单的Uart,能够解析串口数据,并在寄存器中存储,用FIFO实现数据的传递。那么后期可以通过开发板上的串口经CPLD访问各种数据。比如PC=CPLD=EEPROM等等,极大方便后期的开发和调试。   下面介绍一下重点:   1、Speed波特率及采样设置   这里的原理是:根据实际的波特率和板卡所使用的晶振频率,在容许的误差范围内(串口有一定的容错率)进行分频。这里强调一点,做法可以分为以下两类:分频与不分

...展开详情
立即下载 低至0.43元/次 身份认证VIP会员低至7折
抢沙发
一个资源只可评论一次,评论内容不能少于5个字
weixin_38554781 你的留言是对我莫大的支持
2020-10-23
  • 分享王者

    成功上传51个资源即可获取
关注 私信 TA的资源
上传资源赚积分or赚钱
    最新推荐