没有合适的资源?快使用搜索试试~ 我知道了~
一种数字化语音存储与回放系统的设计
7 下载量 29 浏览量
2020-12-06
22:33:04
上传
评论 2
收藏 126KB PDF 举报
温馨提示
试读
2页
系统设计 总体设计 系统主要由语音处理前向通道、A/D转换、单片机控制兼数据处理、D/A转换、键盘显示模块及后向处理通道组成,单片机构成系统的控制中心,用来进行控制功能选择和结果显示。CPLD内集成373、138和分频器。通过前级放大,将微弱的电信号放大到2.5v,中间由射极跟随器进行隔离,再通过300Hz~3.4kHz的带通滤波器滤除50Hz的市电影响和高频噪声。ADC0809的参考电压选为+5V,其采集的电压信号范围是0~+5V。而语音信号是双极性的,可正可负(滤波器输出信号幅值约为土2.5V),因此,有必要加一直流偏置电压(约为+2.5V),使语音信号变为单极性信号(0~+
资源详情
资源评论
资源推荐
一种数字化语音存储与回放系统的设计一种数字化语音存储与回放系统的设计
系统设计 总体设计 系统主要由语音处理前向通道、A/D转换、单片机控制兼数据处理、D/A转换、
键盘显示模块及后向处理通道组成,单片机构成系统的控制中心,用来进行控制功能选择和结果显示。CPLD内
集成373、138和分频器。通过前级放大,将微弱的电信号放大到2.5v,中间由射极跟随器进行隔离,再通过
300Hz~3.4kHz的带通滤波器滤除50Hz的市电影响和高频噪声。ADC0809的参考电压选为+5V,其采集的电压
信号范围是0~+5V。而语音信号是双极性的,可正可负(滤波器输出信号幅值约为土2.5V),因此,有必要加一
直流偏置电压(约为+2.5V),使语音信号变为单极性信号(0~+
系统设计
总体设计
系统主要由语音处理前向通道、A/D转换、单片机控制兼数据处理、D/A转换、键盘显示模块及后向处理通道组成,单
片机构成系统的控制中心,用来进行控制功能选择和结果显示。CPLD内集成373、138和分频器。通过前级放大,将微弱的
电信号放大到2.5v,中间由射极跟随器进行隔离,再通过300Hz~3.4kHz的带通滤波器滤除50Hz的市电影响和高频噪声。
ADC0809的参考电压选为+5V,其采集的电压信号范围是0~+5V。而语音信号是双极性的,可正可负(滤波器输出信号幅值约
为土2.5V),因此,有必要加一直流偏置电压(约为+2.5V),使语音信号变为单极性信号(0~+5V),保证ADC0809采样有效,同
时也保证其具有一定的采样精度。通过反相加法器将双极性的电信号转换为0~+5V的单极性信号。信号通过A/D转换后进入
单片机进行相应处理,然后D/A转换成模拟信号输出,后极通过300Hz~3.4kHz的带通滤波器使之平滑,并用音频功放放大
语音信号后输出。
各模块设计
前级放大模块
话筒的输出阻抗不可忽略,故放大前必须进行隔离,并尽量减小信号输出
阻抗。本电路采用射随隔离电路。从话筒输出的电压峰-峰值约为几百mV,因此,只需要将信号放大几倍,使其峰-峰值达到
5V左右即可。采用多级放大,减少噪声干扰。在加法器两输入端及ADC输入端均加上射随隔离,电路参数设计如图2所示。
单片机
单片机是系统的控制中心,它主要实现以下的功能:一方面控制LCD显示语音信号的相关信息,控制按键识别和功能选
择;另一方面控制62256的存储和A/D、D/A转换,实现语音的存储和回放。单片机内部的程序流程不在此祥述了。
CPLD
系统中的373、分频器及138均在CPLD内部实现,这样可减少芯片的使用,并为以后系统实现功能扩展提供条件。CPLD
内部的源程序不在此详述。
滤波模块
在设计带通滤波器时,按品质因数Q的大小,分为窄带(Q>10)和宽带(Q<10)两种情况,若上限频率为fh,下限频率为fl,
中心频率为fo,则
滤波器的类型可由下面的公式给出定量计算, 当时,应采用高通-低通相级联的方式来实现。根据实际要求,设计300Hz
~3.4kHz的带通滤波器,采用两级低通级联、两级高通级联来提高Q值,并把低通和高通模块级联起来。
低通滤波器的截止频率设为3.4kHz,根据二阶低通滤波器(巴特沃斯响应)设计表设定各元器件参数值为:
第一级,R1=6.8kΩ,R2取50kΩ的电位器,C=6.8nF,C1=2.2nF;第二级,R1取10kΩ的电位器,R2取
20kΩ,C=6.8nF,C1=2.2nF。
高通滤波器的截止频率设为300Hz,根据二阶低通滤波器(巴特沃斯响应)设计表设定各元器件参数值为:
第一级,R1=3.9kΩ+150Ω,R2取100kΩ的电位器,C1=C2=100nF;第二级,R1取100kΩ的电位器,R2取
9.1kΩ,C1=C2=100nF。
根据设计的参数值,用Multisim2001进行模拟,其带通宽度、截止点和矩形系数都达到了系统要求。
系统实现电路
按上述设计思路,系统采用89C52单片机及EPM7128SLC84-15做主体控制。A/D转换部分采用ADC0809,其最大允许
时钟可达1.28MHz,典型时钟为640kHz,但这样的时钟限制了ADC0809的采样速率,由于所使用的晶振为12MHz,故将单片
机的ALE端经CPLD内部二分频后引入,作为ADC0809的时钟。
weixin_38545923
- 粉丝: 4
- 资源: 934
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0