FPGA入门:Verilog/VHDL语法学习的经验之谈

浏览量·96
PDF
108KB
2020-08-07 18:11:14 上传
身份认证 购VIP最低享 7 折!
weixin_38545768
  • 粉丝: 8
  • 资源:
    960
前往需求广场,查看用户热搜
上传资源 快速赚钱
精品专辑
内容简介:FPGA入门:入门:Verilog/VHDL语法学习的经验之谈语法学习的经验之谈FPGA/CPLD器件的设计输入有很多种方式,如绘制原理图、编写代码或是调用IP核。早期的工程师对原理图的设计方式情有独钟,这种输入方式应付简单的逻辑电路还凑合,应该算得上简单实用,但随着逻辑规模的不断攀升,这种落后的设计方式已显得力不从心。取而代之的是代码输入的方式,当今绝大多数的设计都采用代码来完成。FPGA/CPLD开发所使用的代码,我们通常称之为硬件描述语言(Hardware Description Language),目前最主流的是VHDL和Verilog。VHDL发展较早,语法严谨;Verilog类似C...