基于FPGA的DDR3多端口读写存储管理系统的设计
193 浏览量
2020-08-09
15:12:18
上传
评论 1
收藏 418KB PDF 举报
基于基于FPGA的的DDR3多端口读写存储管理系统的设计多端口读写存储管理系统的设计
本文以Kintex-7系列XC7K410T FPGA芯片和两片MT41J128M16 DDR3 SDRAM芯片为硬件平台，设计并实现
了基于FPGA的视频图形显示系统的DDR3多端口存储管理。
机载视频图形显示系统主要实现2D图形的绘制，构成各种飞行参数画面，同时叠加实时的外景视频。由于FPGA具有强大逻辑
资源、丰富IP核等优点，基于FPGA的嵌入式系统架构是机载视频图形显示系统理想的架构选择。视频处理和图形生成需要存
储海量数据，FPGA内部的存储资源无法满足存储需求，因此需要配置外部存储器。
与DDR2SDRAM相比，DDR3 SDRAM带宽更好高、传输速率更快且更省电，能够满足吞吐量大、功耗低的需求，因此选择
DDR3 SDRAM作为机载视频图形显示系统的外部存储器。
本文以Kintex-7系列XC7K410T FPGA芯片和两片MT41J128M16 DDR3 SDRAM芯片为硬件平台，设计并实现了基于FPGA的
视频图形显示系统的DDR3多端口存储管理。
1 总体架构设计
机载视频图形显示系统中，为了实现多端口对DDR3的读写访问，设计的DDR3存储管理系统如图 1所示。主要包括DDR3存
储器控制模块、DDR3用户接口仲裁控制模块和帧地址控制模块。
图 1 DDR3存储管理系统设计框图
DDR3存储器控制模块采用MIG(Memory Interface Generator)方案，通过用户接口建立FPGA内部控制逻辑到DDR3的连接，
用户不需要管理DDR3初始化、寄存器配置等复杂的控制逻辑，只需要控制用户接口的读写操作。
DDR3用户接口仲裁控制模块将每一个数据读写请求设置成中断，借鉴中断处理思想来进行仲裁控制，从而解决数据存储的冲
突。
帧地址控制模块控制帧地址的切换。为了提高并行处理的速度，简化数据读写冲突，将图形数据和视频数据分别存储在不同的
DDR3中。
2 DDR3存储器控制模块设计
MIG生成的DDR3控制器的逻辑框图如图 2所示，只需要通过用户接口信号就能完成DDR3读写操作，大大简化了DDR3的设计
复杂度。
图 2 DDR3控制器的逻辑框图
2.1 DDR3控制模块用户接口写操作设计
资源评论
weixin_38535808
- 粉丝: 4
- 资源: 903
