一种新型无运放CMOS带隙基准电路
195 浏览量
2020-08-30
05:14:33
上传
评论 2
收藏 197KB PDF 举报
一种新型无运放一种新型无运放CMOS带隙基准电路带隙基准电路
本文设计了一种无运放带隙基准电路。该电路比传统运放带隙基准具有更少的功耗和噪声,并消除了运放失调电
压等参数对基准精度的影响,减小了设计难度。
1 引言引言
几乎所有的模拟电路都需要稳定的电压源。电压源的温度系数。抗噪声能力直接影响着电路的性能与精度。带隙基准因为较低
的温度系数,与电源和工艺的相对无关性,与CMOS工艺较好的兼容性等,得到了广泛应用。
首先阐述了带隙基准的基本原理,然后介绍了常规的带隙基准结构。在此基础上,提出了一种新型带隙基准电路带隙基准电路。该电路结构简
单,具有较低的温度系数和较高的电源抑制比。
2 带隙基准的基本原理带隙基准的基本原理
带隙基准产生基准电压源,如(1)式所示,是利用双极晶体管基极-发射极电压VBE得到的具有负温度系数的电压和利用热电势VT
得到的正温度系数电压的倍数相加,得到与温度无关的基准电压源。热电势VT的关系式通常用两个相同晶体管的VBE差值产
生。
VREF= VBE+KVT(1)
(1)式两边分别对温度求导,并将温度系数置零,得到:
当VT为零时,VREF等于硅的带隙电压Eg/q,故称为带隙基准电压。
3 电路结构及其分析电路结构及其分析
3.1 常规的带隙基准电路常规的带隙基准电路
图1所示是两种常规的带隙基准电路,两者都是通过箝制A,B点电压相等,产生PTAT电流,再通过电阻R2将该电流转变为电压,与晶
体管的VEB相加,得到基准电压。两者不同点是图1(a)所示电路使用运算放大器,图1(b)所示电路使用电流镜,使A,B电压相等。运
放带隙基准的性能受运算放大器的失调电压。电源抑制比。增益等的严重影响。虽然可以通过仔细设计运算放大器得到很好的
性能,但是运算放大器不仅引入了新的噪声和功耗,而且还增加了设计难度。电流镜带隙基准电路虽然没有使用运算放大器,但是
因为沟道调制效应等原因,也会造成基准源精度的降低。
图1 两种常规的带隙基准电路
本文在图1(b)常规 电流镜带隙基准电路的基础上,提出一种新型带隙基准电路,如图2所示。
资源评论
weixin_38519060
- 粉丝: 1
- 资源: 900
最新资源
- 计算机工程与应用期刊写作模块（最新）
- jsp 查看页显示图片(使用a标签的形式)
- n_objectracker.m
- gin-demo我自己写的gindemo
- 2023-加速度-DevOps-状态报告-中国DevOps社区版
- Framework-CoreKit-2023.12.07.unitypackage
- Rsync+Sersync
- rustdesk-1.2.3-aarch64-signed.apk.1
- ee240课程，基于斯坦福A Basic Introduction to the gm ID-Based Design
- R214-0762（III）SG-2-D-20231130连廊补三四层变更_t3.dwg
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
