没有合适的资源?快使用搜索试试~ 我知道了~
引言VGA(视频图形阵列)作为一种标准的显示接口得到广泛的应用。利用FPGA芯片和EDA设计方法,可以因地制宜,根据用户的特定需要,设计出针对性强的VGA显示控制器,不仅能够大大降低成本,还可以满足生产实践中不断变化的用户需要,产品的升级换代方便迅速。在本设计中采用了Altera公司的EDA软件工具QuartusII,并以ACEX系列FPGA的器件为主实现硬件平台的设计。1基于FPGA的VGA图形控制器系统框图根据自顶向下的程序设计思想,采用模块化设计,我们对VGA图形控制器进行功能分离并按层次设计。利用VHDL硬件描述语言逐一对每个功能模块进行描述,并逐个通过编译仿真,最后下载到硬件平台调试。本设计的VGA控制器主要由以下模块组成:VGA时序控制模块、分频模块、汉字显示模块、图像控制模块、ROM读取模块等,如图1所示。图1基于FPGA的VGA图形控制系统框图2主要功能模块设计2.1VGA时序控制模块VGA时序控制模块是整个显示控制器的关键部分,最终的输出信号行、场同步信号必须严格按照VGA时序标准产生相应的脉冲信号。对于普通的VGA显示器,其引出线共含5个信号:G,R,B(3基色信号
资源推荐
资源详情
资源评论
基于基于FPGA 的的VGA 图形控制器的实现方法图形控制器的实现方法
引言VGA(视频图形阵列)作为一种标准的显示接口得到广泛的应用。利用FPGA芯片和EDA设计方法,可以因
地制宜,根据用户的特定需要,设计出针对性强的VGA显示控制器,不仅能够大大降低成本,还可以满足生产
实践中不断变化的用户需要,产品的升级换代方便迅速。在本设计中采用了Altera公司的EDA软件工具
QuartusII,并以ACEX系列FPGA的器件为主实现硬件平台的设计。1基于FPGA的VGA图形控制器系统框图根据
自顶向下的程序设计思想,采用模块化设计,我们对VGA图形控制器进行功能分离并按层次设计。利用VHDL硬
件描述语言逐一对每个功能模块进行描述,并逐个通过编译仿真,最后下载到硬件平台调试。本设计的VGA控
制器主要由以下模块组成:VGA时序控制模块、分频模块、汉字显示模块、图像控制模块、ROM读取模块等,
如图1所示。图1基于FPGA的VGA图形控制系统框图2主要功能模块设计2.1VGA时序控制模块VGA时序控制模
块是整个显示控制器的关键部分,最终的输出信号行、场同步信号必须严格按照VGA时序标准产生相应的脉冲
信号。对于普通的VGA显示器,其引出线共含5个信号:G,R,B(3基色信号),HS(行同步信号),
引言引言
在本设计中采用了Altera 公司的EDA 软件工具
1 基于基于FPGA 的的VGA
根据自顶向下的程序设计思想,采用模块化设计,我们对VGA 图形控制器进行功能分离并按层次设计。利用VHDL 硬件
描述语言逐一对每个功能模块进行描述,并逐个通过编译仿真,最后下载到硬件平台调试。本设计的VGA 控制器主要由以下
模块组成:VGA 时序控制模块、分频模块、汉字显示模块、图像控制模块、ROM读取模块等,如图1 所示。
图1 基于FPGA 的VGA 图形控制系统框图
2 主要功能模块设计 主要功能模块设计
2. 1 VGA 时序控制模块时序控制模块
VGA 时序控制模块是整个显示控制器的关键部分,最终的输出信号行、场同步信号必须严格按照VGA 时序标准产生相应
的脉冲信号。对于普通的VGA 显示器, 其引出线共含5 个信号: G,R ,B (3 基色信号) ,HS(行同步信号) ,VS(场同步信
号) 。在5个信号时序驱动时,VGA 显示器要严格遵循“VGA工业标准”, 即640 Hz ×480 Hz ×60Hz 模式。
对于VGA 显示器,每个像素点的输出频率为25. 175MHz ,因此采用50MHz 的时钟信号,经过二分频模块,得到25MHz
的输入时钟脉冲。依据VGA 时序标准,行同步信号HS ,行周期为31. 78μs ,每显示行包括800 点,其中640 点为有效显示
区,160 点为行消隐区,每行有一个脉冲,该脉冲的低电平宽度为3. 81μs (即96 个脉冲) ; 场同步信号VS ,场周期为
16.683ms ,每场有525 行,其中480 行为有效显示行,45 行为场消隐区,每场有一个脉冲,该脉冲的低电平宽度为63μs (2
行)。
资源评论
weixin_38513794
- 粉丝: 1
- 资源: 947
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功