没有合适的资源?快使用搜索试试~ 我知道了~
为了在CDMA系统中更好地应用QDPSK数字调制方式,在分析四相相对移相(QDPSK)信号调制解调原理的基础上,设计了一种QDPSK调制解调电路,它包括串并转换、差分编码、四相载波产生和选相、相干解调、差分译码和并串转换电路。在MAX+PLUSII软件平台上,进行了编译和波形仿真。综合后下载到复杂可编程逻辑器件EPM7128SLC84-15中,测试结果表明,调制电路能正确选相,解调电路输出数据与QDPSK调制输入数据完全一致,达到了预期的设计要求。
资源推荐
资源详情
资源评论
一种基于一种基于CPLD的的QDPSK调制解调电路设计调制解调电路设计
为了在CDMA系统中更好地应用QDPSK数字调制方式,在分析四相相对移相(QDPSK)信号调制解调原理的基础
上,设计了一种QDPSK调制解调电路,它包括串并转换、差分编码、四相载波产生和选相、相干解调、差分译
码和并串转换电路。在MAX+PLUSII软件平台上,进行了编译和波形仿真。综合后下载到复杂可编程逻辑器件
EPM7128SLC84-15中,测试结果表明,调制电路能正确选相,解调电路输出数据与QDPSK调制输入数据完全
一致,达到了预期的设计要求。
随着无线通信频带资源的日益紧张,研究和设计自适应信道调制技术体制是建立宽带移动通信网络的关键之一。在宽带CDMA
系统中的前向和上行链路都使用的QDPSK(四相相对相位调制)技术它是一种宽带和功率相对高效率的信道调制技术,因此在
自适应信道调制技术中得到了较多应用。四相相对相位调制和解调,大多采用计算机仿真实现或者理论算法研究,具体应用电
路较少。CPLD(复杂可编程逻辑器件)采用E2CMOS工艺制作,一般由3种可编程电路组成,即可编程逻辑宏单元,可编程输
入/输出单元和可编程内部连线。它可利用EDA技术中的MAX+PLUSII作为开发工具,将设计的电路图或硬件描述语言编写的
程序综合成网表文件写入其中,制成ASIC芯片。利用CPLD的突出优点设计的QDPSK调制
1 QDPSK调制解调的原理调制解调的原理
QPSK(四进制绝对
在2PSK(二进制绝对移相键控)信号
QDPSK信号是利用前后码元之间的相对相位变化来表示数字信息。实现四相
图1中首先把二进制数据流经串/并变换,割裂成并列的2行,每串数据的速率是原数据速率的一半;然后对2路信号进行差
分编码;四相载波发生器分别送出调相所需的4种不同相位的载波。按照串/并变换器输出的双比特码元的不同,逻辑选相电
路输出相位的载波。
例如,如果输入的二进制数字信息序列为1001001110…,则可以将它们分成10,01,00,11,…,由于每一个载波相位
代表2个比特信息,所以每个四进制码元又被称为双比特码元。差分编码后双比特码元cd为11时,输出相位为0°的载波;cd为
01时,输出相位为90°的载波;cd为00时,输出相位为180°的载波;cd为10时.输出相位为270°的载波。
QDPSK的解调有相干解调加码反变换法(极性比较法)和差分相干解调(相位比较法)。QDPSK相干解调加码反变换法解调框
图如图2所示。
图2所示解调原理是:对QDPSK信号进行相干解调,恢复出2路相对码,经过码反变换器变换为2路绝对码,再经过并/串
转换器,从而恢复出发送的数字信息。在解调过程中,由于载波相位模糊性的影响,使得解调出的相对码也可能发生倒置,但
经差分泽码(码反变换)得到的绝对码不会发生任何倒置的现象,从而解决了载波相位模糊性的问题。
2 基于基于CPLD的的QDPSK调制解调电路调制解调电路
2..1 QDPSK调制电路调制电路
基于CPLD的QDPSK调制电路如图3所示。
资源评论
weixin_38507121
- 粉丝: 10
- 资源: 929
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功