寄存器文件(也称为寄存器堆)由 32 个 32 位寄存器组成。具有有两个读
端口和一个写端口。读端口具有 5 位地址输入 A1 和 A2 每个用于指定 32 个寄存
器中的一个作为源操作数。它们可以读 32 位寄存器的值并分别传送到 RD1 和
RD2 上。写端口具有 5 位地址 A3,32 位数据输入 WD,写入使能 WE3 和时钟信
号 CLK。如果写使能为 1,则寄存器文件将在时钟上升沿将数据写入指定的寄存
器中。寄存器文件采用异步读/同步写工作模式,即读操作不受时钟控制,而写
操作必须由时钟进行同步。
数据存储器有一个读端口和一个写端口。如果写使能 WE 为 1,则在时钟上
上沿将数据 WD 写入地址 A。如果写使能为 0,则从地址 A 将数据读到 RD。数
据存储器也采用异步读/同步写工作模式。
对单周期 MIPS CPU 进行设计时,可将其体系结构分为两个部分分别设计,
即数据通路和控制单元。数据通路对指令和数据进行操作,它包含存储器、寄存
器、ALU 和复用器等部件。MIPS 是一个 32 位指令集体系结构,因此可以使用 32
位数据通路。控制单元从数据通路中接收当前指令,并控制数据通路如何执行这
条指令。具体而言,控制单元产生复用器、寄存器使能和存储器写使能信号来控
制数据通路的操作。
单周期 MIPS CPU 具体设计细节,即如何根据指令设计其数据通路和控制单
元,请大家仔细阅读教材 7.3.1~7.3.3,并以此为参照完整本实验的设计要求。
四. 实验内容
基于 SystemVerilog HDL 设计并实现单周期 MIPS 处理器——MiniMIPS32。
该处理器具有如下特点:
⚫ 32 位数据通路
评论0
最新资源