使用verilog以及VHDL编写的将串口数据转换为32位并口数据,作为FPGA和DSP接口使用

preview
共115个文件
cdb:16个
tdf:14个
hdb:12个
star 5星 · 超过95%的资源 需积分: 50 110 下载量 36 浏览量 2010-04-10 20:06:26 上传 评论 2 收藏 823KB RAR 举报
wdd1yx
  • 粉丝: 5
  • 资源: 67
上传资源 快速赚钱
voice
center-task 前往需求广场,查看用户热搜