没有合适的资源？快使用搜索试试~ 我知道了~

文库首页存储HPad7606.v模块verilog代码

ad7606.v模块verilog代码

ad7606

zynq_axi

需积分: 50 833 浏览量 2021-08-02 11:32:24 上传评论 2 收藏 5KB V 举报

温馨提示

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

FPGA AD7606 300K 8路采集,AXI传输数据

资源推荐

资源评论

AD7606 verilog代码

AMBA 3 AHB-Lite接口转换模块Verilog代码

5星 · 资源好评率100%

AHB-Lite接口转换模块完整Verilog代码以及测试文件

ad7606驱动及仿真_quartus_verilog_ad7606驱动及仿真_AD7606_

5星 · 资源好评率100%

AD7606驱动程序，可应用于vivado平台及quartus平台

cyclone4 FPGA读写AD7606数据并通过VGA波形显示例程Verilog逻辑源码Quartus工程文件+文档说明.zip

5星 · 资源好评率100%

cyclone4 FPGA读写AD7606数据并通过VGA波形显示例程Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 ADC 模块型号为 AN706，最大采样率 200Khz，精度为 16 位。实验中把 AN706 的 2 路输入以波形方式在 VGA 上显示出来，我们可以用更加直观的方式观察波形

ad采样 Verilog

基于FPGA的ad采集用veilog语言的源代码适合初学者

fpga峰值采样verilog程序

4星 · 用户满意度95%

fpga开发，峰值采样计数，verilog代码

自编AD7606程序（SPI通讯）

4星 · 用户满意度95%

int main(void) { //System Clocks Configuration SystemInit(); SCL_IO_Init(); SCL_SPI_Init(); //CAN Configuration SCL_CAN_Init(); EXIT_Configuration(); SCL_IO_DefaultValue(); S

ad7606_driver.v

5星 · 资源好评率100%

由于这几天比较闲，把手里空闲的ad7606 ad模块Verilog用FPGA调通了，实现ad7606 8通道同步采集，并16bit行输出，代码简单，亲测可行，只是结果未转化，需要自己转化。

评论收藏

内容反馈

资源评论

资源反馈

评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~

寒听雪落

粉丝: 1273
资源: 42

上传资源快速赚钱

我的内容管理展开

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

前往需求广场，查看用户热搜

ad7606.v模块verilog代码

ad7606_verilog_AD7606_

ad7606的verilog实现

ad7606 verilog

AD7606电压采集Verilog 源码

AD7606，Verilog实现，FPGA

AD7606 Verilog HDL教程

基于Verilog的ad7606的8通道并行同步采样，采样率可调，modelsim仿真通过

ad7606-ctrl.v FPGA verilog

ad7606-fpga-并行,ad7606并行数据读取,Verilog

FPGA+AD7606并行8通道采集源Verilog程序

ad9826 xiepeizhi.rar_Verilog配置Ad_ad9826代码Verilog_knowngt5_mdb463

基于verilog的ad采样

AD7606_fpga.zip

96-AD7606接口设计（串行模式）.7z

AD7606_spi_drive.v

verilog2001.uew

AD7606 verilog代码

AMBA 3 AHB-Lite接口转换模块Verilog代码

ad7606驱动及仿真_quartus_verilog_ad7606驱动及仿真_AD7606_

cyclone4 FPGA读写AD7606数据并通过VGA波形显示例程Verilog逻辑源码Quartus工程文件+文档说明.zip

ad采样 Verilog

fpga峰值采样verilog程序

自编AD7606程序（SPI通讯）

ad7606_driver.v

最新资源