没有合适的资源？快使用搜索试试~ 我知道了~

文库首页开发技术硬件开发Verilog与SystemVerilog编程陷阱:如何避免101个常犯的编码错误

Verilog与SystemVerilog编程陷阱:如何避免101个常犯的编码错误

Verilog

5星 · 超过95%的资源需积分: 50 81 下载量 98 浏览量 2018-01-25 14:46:38 上传评论 7 收藏 6.65MB PDF 举报

温馨提示

试读

230页

Verilog与SystemVerilog编程陷阱:如何避免101个常犯的编码错误(完整，英文版)

资源推荐

资源详情

资源评论

Verilog and SystemVerilog

Gotchas

101

Common CodingErrors and

How

Avoid

Them

Stuart Sutherland

Don Mills

Verilog

and

SystemVerilog

Gotchas

101

Common

Coding

Errors

and

How

Avoid

Them

Springer

StuartSutherland

Sutherland

HDL,

Inc.

Tualatin, OR

USA

Don Mills

LCDM

Engineering

Chandler, AZ

USA

Libraryof CongressControl

Number:

2007926706

ISBN978-0-387-71714-2

Printedon acid-freepaper.

e-ISBN978-0-387-71715-9

the writtenpermissionof the publisher(SpringerScience-BusinessMedia,LLC,233 Spring

Street,New York,NY 10013,USA),except for brief excerptsin connection with

reviews

scholarly analysis. Use in connection with any form of information storage and retrieval,

electronic adaptation, computer software, or by similar or dissimilar

methodology

now

know or hereafter developed is forbidden. The use in this publication of trade names,

trademarks, servicemarks and similarterms, even if they are not identifiedas such,is not to

be taken as an expression of opinion as to whether or not they are subject to proprietary

rights.

9 8 7 6 5

432

springer.com

Dedication

my wonderful

wife,

LeeAnn,

andmy

children,

Ammon,

Tamara,

Hannah,

Sethand

Samuel- thankyoufor yourpatienceduringthe manylonghoursand latenights

you toleratedwhilethis bookwas being

written.

StuSutherland

Portland,

Oregon

my wifeandsweetheart Geri

Jean,

and my

children,

Sara,

Kirsten,

Adam,

Alex,

Dillan,

Donnelle,

Grantand Gina-

thanks

to each

youfor thepatienceyou have

hadwithme as

I havedealtwith

debugging

many

thesegotchason

designs

overthe

years.

Don

Mills

Chandler,

Arizona

剩余229页未读，继续阅读

评论收藏

内容反馈

资源评论

资源反馈

评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~

hubert0907

2018-07-13

挺好的，英文版
chenbeihp

2018-09-17

适合时不时看看，能发现一些实用的小技巧~

vegh

粉丝: 4
资源: 11

上传资源快速赚钱

我的内容管理展开

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

前往需求广场，查看用户热搜

Verilog与SystemVerilog编程陷阱:如何避免101个常犯的编码错误

Verilog与SystemVerilog编程陷阱 如何避免101个常犯的编码错误 [（美）萨瑟兰，（美）米尔斯著][机械工业出版社].pdf

System Verilog与verilog的对比

_101 条 Verilog 和 SystemVerilog 设计陷阱.pdf

verilog and systemverilog 101 gotchas

LInux 下101个超酷Shell脚本

用FPGA开发的俄罗斯方块游戏

SV语言部分1_数据类型_过程方法_设计连接_验证结构（已看）

超实用的Verilog入门教程已经小技巧.zip

Gotchas-in the Verilog and SystemVerilog Standards.zip

verilog_systemverilog.vim

vim-verilog-systemverilog编程语法高亮

Integrating SystemC Models with Verilog and SystemVerilog.pdf

verilog_systemverilog.vim:VerilogSystemVerilog语法和全完成

vim_verilog_systemverilog_uvm_语法高亮.zip

Comparison of VHDL Verilog and SystemVerilog

最全Verilog、SystemVerilog IEEE标准

UltraEdit 使用的verilog 和systemverilog 代码加亮文件

使用 VHDL、Verilog、SystemVerilog、SystemC、HLS（C++、OpenCL）进行数字硬件建模

Verilog and system verilog

Comparison Of Vhdl Verilog And Systemverilog

verilog_systemverilog.vim.tar

systemverilog设计： assert 应用的例子（ncverilog测试过的）代码

Verilog及SystemVerilog技术标准

串口助手工具合集.zip

OLED显示温度和时间-STM32F103C8T6（完整程序工程+原理图+相关资料）.zip

pn532模拟资料包.zip

Vivado license 永久

STM32全系列 Keil MDK pack包（当前最新离线包）

张飞硬件1~20部+笔记完整版百度网盘链接.txt

最新资源

Verilog与SystemVerilog编程陷阱如何避免101个常犯的编码错误 [（美）萨瑟兰，（美）米尔斯著][机械工业出版社].pdf