Cadence参数变量扫描分析

在使用Cadence 的Affirma Analog Circuit Design Environment 对电路进行仿真的时候，适当地使用Design Variables 将会获得事半功倍的效果。