下载 >  开发技术 >  其它 > 完整版 VHDL设计数字电子时钟

完整版 VHDL设计数字电子时钟 评分:

有完整的代码,也有设计好的完整的程序工程, 拿到手后可以直接在Quartus2上运行,还附有设计报告,包含连接图和仿真图!
2014-06-26 上传大小:3.77MB
分享
收藏 (25) 举报

评论 共8条

weixin_42326651 非常不错 很好用
2019-03-27
回复
qq_41411576 挺不错,值得借鉴
2019-02-28
回复
qq_44072608 很不错,各部分都很详细。感谢大佬。
2018-12-20
回复
qq_43568637 非常不错,very nice
2018-10-31
回复
zbw1158 程序设计报告还算完整,别的vhdl、模块都打不开
2018-06-15
回复
qq_37168073 为什么我打开工程文件显示出错
2018-06-12
回复
flora12 还不错,值得借鉴。。。
2016-04-24
回复
t403540718 很好,不错,用上了
2016-02-24
回复
vhdl数字时钟

  CLK1:1KHZ --作为动态显示扫描时钟及500ms计数时钟   CLK2:1HZ --作为时钟控制信号 CS1:自动秒个位进十位控制;CS2:自动秒进分控制位;Cm1:自动分个位进十位控制   Cm2:自动分进时控制位 ; Ch1:自动时个位进十位控制位    Key1,key2:按键1,按键2    Ck1,按键1去抖动后控制位    K1:00正常显示,01调秒同时秒位闪烁,10调分同时分位闪烁,      11调时同时时位闪烁    Ck2:按键二按下产生一个上升沿脉冲从而作为手动调整时钟的脉冲    Cp:闪烁控制位,500ms取反一次    Clk02:选用按键

立即下载
vhdl课程设计(电子钟+闹铃)

一、系统功能概述 (一)、系统实现的功能: 1、具有“时”、“分”、“秒”的十进制数字显示(小时从00 ~ 23)。 2、具有手动校时、校分、校秒的功能。 3、有定时和闹钟功能,能够在设定的时间发出闹铃声。 4、能进行整点报时。从59分50秒起,每隔2秒发一次低音“嘟”的信号,连续5次,最后一次为高音“嘀”的信号。 (二)、各项设计指标: 1、显示部分采用的6个LED显示器,从高位至低位分别显示时、分、秒。 2、有一个设置调闹钟定时时间、正常时间的按钮,选择调的对象。 3、有三个按钮分别调时、分、秒的时间。 4、有一个按钮用作开启/关闭闹铃。 5、另外需要两个时钟信号来给系统提供脉冲信

立即下载
用VHDL语言编写的一个简易电子时钟

显示时、分、秒,是一个用VHDL语言编写的特别简易的电子时钟,可定时响。

立即下载
基于VHDL的数字钟设计
求大神VHDL数字时钟设计 所有的源程序 编译和仿真
基于vhdl语言的电子时钟

本设是基于vhdl语言来描述的电子时钟,并且带有闹钟和置数功能。

立即下载
VHDL数字时钟设计
数字电子钟实验设计(proteus)
C51数字电子日历/时钟设计
子时钟 可整点报时 基于VHDL

电子时钟 可整点报时 基于VHDL,对应有多个模块时,分,秒!

立即下载
子时钟VHDL代码

VHDL语言实现电子时钟,代码注释详细,12进制显示,带有时、分置位端,方便验证.文件是完整工程文件,烧写板子是EP2C5Q208C8,是新手很好的参考文件.主要有分频、时钟计数、数码管译码显示等模块.

立即下载
在FPGA板上实现数字时钟的VHDL代码
FPGA时钟 vhdl代码

FPGA时钟 vhdl代码 四位数码管 时分、分秒切换

立即下载
基于VHDL的多功能数字时钟设计

用VHDL硬件描述语言,在实验箱上设计多功能数字时钟,可以实现时间设置、闹钟设置、整点响铃的功能,并可以通过VGA接口将时间显示在外接显示屏上

立即下载
最近用VHDL语言写的数字钟
EDA数字时钟

eda专周,数字时钟,循环扫描。自动清零复位。软件版本 :quartus 9.1版

立即下载
数字电子钟的设计与制作
用proteus实现数字电子时钟

数字电子钟具体要求: 1、以24小时为一个计数周期;具有“时”、“分”、“秒”数字数码管显示电路; 2、 具有校时功能; 3、 整点前10秒,数字钟会自动报时,以示提醒; 4、设计+5V直流电源。(设计220V输入,+5V输出) 5、启动电路。 6、 用PROTEUS画出电路原理图仿真成功再用数字电子技术实验箱验证。;

立即下载
基于VHDL实现的多功能电子钟设计
课设——基于VHDL的多功能电子钟(附报告及完整代码)

课设——基于VHDL的多功能电子钟 附完整题目、源代码以及技术报告

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

完整版 VHDL设计数字电子时钟

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
25 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: