8位无符号除法——FPGA(提供modelsim仿真)

所需积分/C币:50 2018-12-26 15:37:57 7.91MB ZIP
31
收藏 收藏
举报

无符号除法器的整体设计思路是,通过被除数移位后的结果与除数做减法运算实现的除法过程,具体设计思路是对于输入八位无符号被除数divisor1,先对八位divisor1进行转换为十六位的divisor1_tmp,高八位补零,第八位是divisor1。通过计数器控制实现,每个时钟上升沿左移1位divisor1_tmp,低位补零。如果divisor1_tmp高八位大于除数divisor2,相减后,divisor1_tmp整体左移1位,divisor1_tmp的第二位置1;如果不大于divisor2,直接左移1位,经过8个时钟后,输出八位的商和余数。

...展开详情
立即下载 低至0.43元/次 身份认证VIP会员低至7折
一个资源只可评论一次,评论内容不能少于5个字
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
  • 分享达人

关注 私信
上传资源赚钱or赚积分
最新推荐
8位无符号除法——FPGA(提供modelsim仿真) 50积分/C币 立即下载
1/0