没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
其它
cpld串口接收程序，已经调试通过波特率9600
cpld串口接收程序，已经调试通过波特率9600
vhdl
需积分: 10
18 下载量
125 浏览量
2018-03-20
09:19:03
上传
评论
1
收藏
3KB
VHD
举报
温馨提示
立即下载
cpld串口接收程序，已经调试通过，波特率9600，模块中可以直接使用
资源推荐
资源评论
CPLD程序_CPLD_
浏览：129
5星 · 资源好评率100%
高压变频功率单元CPLD参考程序
Verilog实现uart串口逻辑特率可选9600、19200、38400、115200 8位数据1位校验1位停止.zip
浏览：163
5星 · 资源好评率100%
Verilog实现uart串口协议，波特率可选9600、19200、38400、115200。8位数据为，1位校验位，1位停止位。核心代码包括UART ,TX，RX，Baud，FIFO ， 以及uart_tb测试激励文件，可以做为你的设计参考。
cpld串口通信程序
浏览：4
5星 · 资源好评率100%
CPLD的串口通信，适合小数据帧，使用率高，开销小
使用CPLD实现通用串行总线接口收发模块
浏览：21
使用CPLD实现通用串行总线接口收发模块、电子技术,开发板制作交流
cpld 串口调试代码 发送接收
浏览：72
5星 · 资源好评率100%
cpld 口调试代码 发送接收 口调试代码 发送接收
CPLD的串口通信设计
浏览：172
本文选用CPLD是ALTERA公司的EPM240T100，结合MAX232接口芯片进行串口通信设计，框图如下图1所示。图1CPLD串口通信模块硬件设计二、VHDL程序模块设计及描述使用VHDL对CPL
EPM240 CPLD UART串口通信verilog Quartus ii 工程源码.zip
浏览：131
5星 · 资源好评率100%
EPM240 CPLD UART串口通信 verilog Quartus ii 工程源码, 逻辑芯片为EPM240T100C5, quartus ii 10.1逻辑源码工程文件， verilog上电蜂鸣器响一声，3个LED灯闪烁，然后串口数据收发，串口波特率11520，1起始位8数据位1停止位，数据通信协议：发送55 F1 01 (DATA) FF 32路GPIO中的一路输出高，接收数据
CPLD.rar_CPLD 串口_CPLD 串口_EPM570_FPGA之间通信_fpga 之间的
浏览：6
FPGA与CPLD之间通过串口通信的程序，波特率为9600。
CPLD串口收发功能详细例程
浏览：166
该例程实现了在CPLD上的串口收发功能，对于实用以及学习都有很好的指导作用
FPGA-cpld串口rs232模块 发送接收程序
浏览：24
5星 · 资源好评率100%
利用Verilog 编写的串口调试程序代码 实现与pc机的通信 程序中的频率及波特率可自行调整
labview编写的串口调试助手 （调试已经通过） (1).zip源码Labview个人项目资料程序资源下载
浏览：149
5星 · 资源好评率100%
labview编写的串口调试助手 （调试已经通过） (1).zip源码Labview个人项目资料程序资源下载labview编写的串口调试助手 （调试已经通过） (1).zip源码Labview个人项目资料程序资源下载labview编写的串口调试助手 （调试已经通过） (1).zip源码Labview个人项目资料程序资源下载labview编写的串口调试助手 （调试已经通过） (1).zip源码Lab
uart.rar_cpld uart_uart vhdl cpld_uart验证_串口通信 波特率
浏览：133
5星 · 资源好评率100%
串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x104，对应的波特率是 --9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以...
用CPLD实现串行通信时的波特率自动侦测
浏览：167
用CPLD实现串口波特率的自动侦测 我在万方上下载的,现在免费贡献给需要的朋友
基于max3000 cpld的串口和并口的verilog程序
浏览：93
4星 · 用户满意度95%
此程序是基于alteragongsicpld芯片max3000的串口和并口的verilog语言程序
cpld的例子程序
浏览：166
3星 · 编辑精心推荐
cpld的例子程序，一共有11个例子，谨供大家参考
CPLD的串口电路设计
浏览：81
一、硬件电路设计 本文选用CPLD 是ALTERA 公司的EPM240T100，结合MAX232 接口芯片进行串口通信设计，框图如下图1 所示。 图1 CPLD串口通信模块硬件设计 二、VHDL程序模块设计及描述 使用VHDL 对CPLD 进行编程，设计3 个模块，波特率发生模块，接收器，发送器。 1. 波特率发生模块 波特率发生器实际是一个分频器，如前所述，本
基于CPLD的RS-232串口通信实现
浏览：69
为了实现PC机与CPLD的通信，进行了相应的研究。分析了RS-232C通信协议，自定义了数据包传输格式。根据UART模块工作状态多的特点，应用了有限状态机理论进行编程实现。为降低误码率，应用16倍频技术，实现了波特率为9600bit/s的串口通信。
EDA/PLD中的基于CPLD的RS-232串口通信实现
浏览：23
摘要：为了实现PC机与CPLD的通信，进行了相应的研究。分析了RS-232C通信协议，自定义了数据包传输格式。根据UART模块工作状态多的特点，应用了有限状态机理论进行编程实现。为降低误码率，应用16倍频技术，实现了波特率为9 600 bit/s的串口通信。在Quartus II平台上用VerilogHDL进行编程，并通过了VC编写程序的数据传输的验证。研究成果为工程上PC机与嵌入式系统数据传输的
CPLD的串口电路设计过程
浏览：184
本文选用CPLD 是ALTERA 公司的EPM240T100，结合MAX232 接口芯片进行串口通信设计。
CPLD开发语言（入门教程）
浏览：83
5星 · 资源好评率100%
开发CPLD的入门教程，是个好东东。 我用这个学习的。
UART 串口通信FPGA数据接收程序（非常好）
浏览：165
4星 · 用户满意度95%
自己开发的第一个UART程序就是参照这个程序开发，串口通信难点在于接收逻辑，参照这个文档可以把整个接收过程完整学习，同事借鉴开发出自己的串口逻辑。至于发送逻辑是个逆过程，而且更简单。
CPLD的步进电机程序
浏览：84
cpld中如何进行步进电机的驱动，完整的驱动程序，经过调试
C6713DSK中CPLD的VHDL程序
浏览：60
C6713DSK中CPLD的VHDL程序 从文档下Copy下来的，文档找不到了，不过文档里最有用的就是这个程序了
基于VHDL语言的RS232串口通信控制器
浏览：29
5星 · 资源好评率100%
程序当前设定的div_par 的值是0x104，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是：串口处于全双工工作状态，按动SW0，CPLD向PC发送...
Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码.zip
浏览：163
Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码，本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在 //PC机上安装一个串口调试工具来验证程序的功能。 //程序实现了一个收发一帧...
CPLD的小程序集合(VHDL语言描述).rar
浏览：157
5星 · 资源好评率100%
CPLD的小程序集合(VHDL语言描述).rar CPLD的小程序集合(VHDL语言描述).rar
cpld开发板电路及程序
浏览：176
很实用的开发板电路，板载一个arm和一个cpld，有配套的测试程序和学习程序。
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
hyit2013
粉丝: 0
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
springcloud
Linux系统操作命令大全手册
code-aipaca
JavaScript介绍.zip
堆排序13.py 使用python代码实现
堆排序12.java 使用java代码实现
堆排序11.cpp 使用C++实现
网络安全检测工具WebRobot .zip
免费的交互式网络安全自学网，助你成为网络安全达人！纯前端实现，简单易学~.zip
csdn上C语言上课和作业代码
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
