用VERILOG HDL语言实现并串、串并接口的转换
4星 · 超过85%的资源 需积分: 10 169 浏览量
2013-06-02
18:05:36
上传
评论
收藏 164KB PDF 举报 
资源评论
yuliguo1232013-09-11怎么是论文不是代码？- navy12232013-06-08一篇论文，一般般
- blazemancc2017-12-29好资料，谢谢分享！
- baidu_167966912014-06-23仔细看了一下，是一篇文章~
